전원 네트워크 설계(IC)
Power network design (IC) |
집적회로 설계에서 전력망 설계는 칩에 전력을 분배하는 온칩 도체 네트워크의 분석 및 설계입니다.모든 엔지니어링과 마찬가지로 여기에는 트레이드오프가 포함됩니다.네트워크는 충분한 퍼포먼스를 갖추고 충분히 신뢰성이 높아야 하지만 필요 이상의 자원을 사용해서는 안 됩니다.
기능.
배전망은 패드 위치에서 설계상의 모든 장치로 전원 및 접지 전압을 분배합니다.딥 서브 마이크로미터 테크놀로지의 디바이스 치수 축소, 스위칭 주파수 고속화, 소비전력 증가로 전력망과 접지망에 대량의 스위칭 전류가 흐르면서 퍼포먼스와 신뢰성이 저하됩니다.칩 상에서 회로의 신뢰성 높은 동작을 보증하기 위해서는 견고한 배전망이 필수적입니다.전원장치의 무결성 검증은 고성능 설계에서 중요한 문제입니다.
설계에 관한 고려 사항
네트워크를 구성하는 인터커넥트의 저항에 의해 네트워크 전체에서 전압 강하가 발생합니다.일반적으로 IR 드롭이라고 불립니다.이 패키지는 와이어 본드칩의 패키지 리드 또는 플립칩 기술의 C4 범프 어레이를 통해 전력 그리드의 패드에 전류를 공급합니다.패키지의 저항은 매우 작지만 패키지 리드의 인덕턴스는 매우 크며, 다이 상의 디바이스에 의해 소비되는 시간 변동 전류로 인해 패드 위치에서 전압 강하가 발생합니다.이 전압 강하를 di/dt-drop이라고 합니다.따라서 디바이스에 표시되는 전압은 공급전압에서 IR드롭과 di/dt드롭을 뺀 값입니다.
전원 그리드에 과도한 전압 강하가 발생하면 회로의 스위칭 속도 및 노이즈 여유도가 저하되고 노이즈가 주입되어 기능 장애가 발생할 수 있습니다.평균전류밀도가 높으면 일렉트로마이제이션(EM)에 의해 금속선이 바람직하지 않게 마모되기 때문에 배전망 설계의 과제는 칩 전체의 전력수요의 큰 변동에도 불구하고 소비지점에서 뛰어난 전압조절을 달성하고 이러한 네트워크를 구축하는 것입니다.금속 층의 최소 면적을 사용합니다.이러한 문제는 마이크로프로세서와 같은 고성능 칩에서 두드러집니다. 왜냐하면 많은 양의 전력이 많은 금속 층의 계층을 통해 분배되어야 하기 때문입니다.견고한 배전망은 성능 보증을 충족하고 안정적인 작동을 보장하기 위해 필수적입니다.
디커플링 캐패시터 또는 디캡이라고 불리는 배전망 간의 캐패시턴스는 로컬 전하 저장소로 기능하며 공급 지점의 전압 강하를 완화하는데 도움이 됩니다.배전망의 암묵적 디커플링 캐패시턴스로서 공급선의 금속선간의 기생 캐패시턴스, 비스위칭 장치의 디바이스 캐패시턴스, N웰과 기판간의 캐패시턴스 등이 발생한다.불행히도 이러한 암묵적 디커플링 캐패시턴스는 때때로 전압 강하를 안전 범위 내에서 제한하기에 충분하지 않을 수 있으며 설계자는 종종 전략적인 위치에서 다이에 의도적인 명시적 디커플링 캐패시턴스 구조를 추가해야 합니다.이렇게 명시적으로 추가된 디커플링 캐패시턴스는 자유롭지 않으며 칩의 면적과 누전 전력 소비량을 증가시킵니다.기생 인터커넥트 저항, 디커플링 캐패시턴스 및 패키지/인터커넥트 인덕턴스는 자체 공진 주파수를 갖는 복잡한 RLC 회로를 형성합니다.공진 주파수가 설계 동작 주파수에 가까울 경우 그리드에 큰 전압 강하가 발생할 수 있습니다.
전력망을 설계할 때 가장 큰 문제는 설계 사이클이 끝날 때까지 알려지지 않은 것이 많다는 것입니다.그럼에도 불구하고 전력 그리드의 구조, 크기 및 배치에 대한 결정은 칩 설계의 많은 부분이 시작되지 않은 매우 이른 단계에서 이루어져야 합니다.아쉽게도 대부분의 상용 툴은 칩 설계 전체가 완료되면 전력 그리드의 레이아웃 후 검증에 초점을 맞추고 있으며 전력 및 접지선의 기생충과 트랜지스터에 의해 도출되는 전류에 대한 자세한 정보를 알고 있습니다.이 단계에서 밝혀진 전력망 문제는 대개 수정이 매우 어렵거나 비용이 많이 들기 때문에 선호하는 방법론은 초기 전력망을 설계하고 다양한 설계 단계에서 점진적으로 개선하는 데 도움이 된다.
최신 고성능 마이크로프로세서의 전력 소비와 스위칭 속도의 증가로 인해 di/dt 효과는 고속 설계에서 점점 더 큰 문제가 되고 있습니다.클럭 게이팅은 고성능 설계의 전원 관리에서 선호되는 스킴으로 현재 매크로 블록의 수요가 급격히 증가하고 di/dt 효과가 증가할 수 있습니다.설계자는 온칩 기생 캐패시턴스에 의존하여 의도적으로 디커플링 캐패시터를 추가하여 전압의 di/dt 변동을 상쇄합니다.그러나 패키지 및 칩의 인덕턴스와 캐패시턴스를 정확하게 모델링하고 이러한 모델로 그리드를 분석해야 합니다. 그렇지 않으면 추가되는 디커플링의 양이 과소평가되거나 과대평가될 수 있습니다.또한 이러한 세부 모델을 포함하더라도 분석의 효율성을 유지할 필요가 있다.
분석.
전력망 분석에서 중요한 문제는 네트워크의 대규모(일반적으로 최첨단 마이크로프로세서에서는 수백만 개의 노드)입니다.칩 내의 모든 비선형 디바이스를 전력 그리드와 함께 시뮬레이션하는 것은 계산상 불가능합니다.크기를 관리할 수 있도록 시뮬레이션은 두 단계로 이루어집니다.우선 완전한 공급전압을 가정하여 비선형 소자를 시뮬레이션하고 소자에 의해 인출되는 전류를 측정한다.다음으로 이들 디바이스를 독립된 시변전류원으로 모델링하여 전력 그리드를 시뮬레이트하고 트랜지스터에서의 전압강하를 측정한다.전압 강하는 일반적으로 전원 전압의 10% 미만이기 때문에 디바이스 전류와 전원 전압 간의 상호작용을 무시함으로써 발생하는 오차는 작습니다.이 두 단계를 수행하면 전력망 분석 문제가 상당히 큰 선형 네트워크 해결로 감소합니다.네트워크 크기를 더욱 줄이기 위해 배전 모델의 계층을 이용할 수 있습니다.
회로 전류는 블록 간의 신호 상관으로 인해 독립적이지 않습니다.이는 칩 전체의 공통 입력 패턴 세트를 사용한 논리 시뮬레이션 결과로부터 칩의 개별 블록에 대한 입력을 도출함으로써 해결됩니다.전력망 분석에서 중요한 문제는 이러한 입력 패턴을 결정하는 것이다.IR-drop 분석의 경우 최대 순간 전류를 생성하는 패턴이 필요하며, 전자기학 목적의 경우 큰 지속(평균) 전류를 생성하는 패턴이 관심 대상이다.
전력 그리드 분석은 입력 벡터[1][2] 의존 방식과 벡터리스[3] 방식으로 분류할 수 있다.입력 벡터 패턴 의존 메서드는 검색 기술을 사용하여 그리드에서 최악의 저하를 일으키는 입력 패턴 집합을 찾습니다.공급망에서 끌어낸 총 전류를 최대화하는 벡터 또는 벡터 패턴을 찾기 위해 유전 알고리즘 또는 다른 검색 기술을 사용하는 많은 방법이 문헌에서 제안되었다.입력 벡터 패턴 의존 접근법은 계산 부하가 높으며 풀칩 분석이 아닌 회로 블록으로 제한됩니다.또한 이러한 접근법은 본질적으로 낙관적이며 전압 강하를 과소평가하여 일부 공급 소음 문제를 간과할 수 있습니다.반면, 벡터리스 접근법은 최악의 경우 하락의 상한을 효율적으로 계산하는 것을 목표로 한다.이러한 접근방식은 빠르고 보수적이라는 장점이 있지만 때로는 너무 보수적이기 때문에 과잉설계를 [4]초래할 수 있습니다.
전력망 분석에 관한 문헌의 대부분은 전력망에서 최악의 전압 강하를 계산하는 문제를 다루고 있습니다.전기이동도 마찬가지로 심각한 문제이지만 거의 동일한 방법으로 공격을 받습니다.각 노드의 전압 대신 전자파 분석에서는 각 분기의 전류를 해결하고, 전압 한계 대신 층과 폭에 따라 와이어당 전류 한계가 있습니다.
다른 IC 어플리케이션에서는 여기에 기재되어 있는 흐름의 일부만 사용할 수 있습니다.예를 들어, 게이트 어레이나 필드 프로그래머블 게이트 어레이(FPGA) 설계자는 설계 단계만 수행합니다.이는 전원 장치를 설계해야 하는 경우 이들 부품의 자세한 용도를 알 수 없기 때문입니다.마찬가지로 설계가 이미 고정되어 있기 때문에 FPGA 또는 게이트 어레이 사용자는 분석 부분만 사용합니다.
「 」를 참조해 주세요.
레퍼런스
- Lavagno, Martin 및 Scheffer의 집적회로를 위한 전자 설계 자동화 핸드북 ISBN0-8493-3096-3 전자설계 자동화 분야 조사.이 요약은 (허가를 받아) David Blaauw, Sanjay Pant, Rajat Chaudhry 및 Rajendran Panda에 의해 Vol II, 제20장 "전원 공급 네트워크의 설계와 분석"에서 인용되었습니다.
