파워 게이트

Power gating

파워 게이팅은 사용하지 않는 회로 블록에 대한 전류를 차단하여 전력 소비를 줄이기 위해 집적회로 설계에 사용되는 기법이다. 전원 게이트는 대기 또는 누출 전력을 줄이는 것 외에도 Iddq 시험을 가능하게 하는 장점이 있다.

개요

파워 게이팅은 클럭 게이팅보다 설계 구조에 더 많은 영향을 미친다. 전원 게이트 모드는 안전하게 진입 및 배출되어야 하므로 시간 지연이 증가한다. 아키텍처의 균형은 저전력 모드에서 누설 전력 절약량 설계와 저전력 모드로 들어가고 나오는 에너지 소산 사이에 존재한다. 블록을 종료하는 것은 소프트웨어 또는 하드웨어에 의해 수행될 수 있다. 드라이버 소프트웨어는 전원 끄기 작업을 예약할 수 있다. 하드웨어 타이머를 활용할 수 있다. 전용 전원 관리 컨트롤러도 다른 옵션이다.

외부적으로 개폐된 전원 공급기는 장기 누설 전력 감소를 달성하기 위한 매우 기본적인 형태의 전력 탕구다. 짧은 시간 동안 블록을 차단하려면 내부 전원 게이트가 더 적합하다. 회로에 전원을 공급하는 CMOS 스위치는 전원 게이트 컨트롤러에 의해 제어된다. 전원 게이트 블록 방전 출력 속도가 느림 따라서 출력 전압 레벨은 임계 전압 레벨에서 더 많은 시간을 소비한다. 이로 인해 단락 전류가 커질 수 있다.

파워 게이팅은 리클리지가 낮은 PMOS 트랜지스터를 헤더 스위치로 사용하여 대기 또는 절전 모드에서 설계 부품에 대한 전원 공급을 차단한다. NMOS 바닥글 스위치는 또한 수면 트랜지스터로도 사용될 수 있다. 절전 트랜지스터를 삽입하면 칩의 전원 네트워크가 전원 공급 장치에 연결된 영구 전원 네트워크와 셀을 구동하고 전원을 끌 수 있는 가상 전원 네트워크로 분할된다.

일반적으로 고전압 슬립 트랜지스터는 멀티스레저드 CMOS(Multi-threshold CMOS, MTCMOS)라고도 하는 기법에서 전력 게이트에 사용된다. 수면 트랜지스터 사이징은 중요한 설계 매개변수다.

이 복잡한 전력망의 품질은 전력 계량 설계의 성공에 매우 중요하다. 가장 중요한 변수들 중 두 가지는 IR-drop과 실리콘 영역과 라우팅 자원의 벌칙이다. 파워 게이트는 셀 또는 클러스터 기반(또는 미세한 곡물) 접근법 또는 분산된 굵은 결로 접근법을 사용하여 구현될 수 있다.

매개변수

파워 게이팅 구현에는 타이밍 클로즈 구현을 위한 추가 고려사항이 있다. 이 방법론의 성공적인 구현을 위해 다음과 같은 매개변수와 그 가치를 신중히 선택할 필요가 있다.[1][2]

  1. 전원 게이트 크기: 지정된 시간에 전환 전류의 양을 처리하려면 전원 게이트 크기를 선택해야 한다. 게이트는 게이트로 인해 측정 가능한 전압(IR) 강하가 발생하지 않도록 더 커야 한다. 일반적으로 게이트 크기는 스위칭 캐패시턴스의 3배 정도로 선택된다. 설계자는 또한 헤더(P-MOS) 또는 바닥글(N-MOS) 게이트 중에서 선택할 수 있다. 일반적으로 바닥글 관문은 동일한 전환 전류에 대해 면적이 더 작은 경향이 있다. 동적 전력 분석 도구는 전환 전류를 정확하게 측정할 수 있으며, 또한 전력 게이트의 크기를 예측할 수 있다.
  2. 게이트 컨트롤 슬루 레이트: 전력 탕구에서는 전력 탕구 효율을 결정하는 중요한 매개변수다. 슬루 레이트가 클 경우 회로를 끄고 켜는 데 더 많은 시간이 걸리기 때문에 전력 탕구 효율에 영향을 미칠 수 있다. 슬루 레이트는 게이트 제어 신호 완충을 통해 제어된다.
  3. 동시 스위칭 캐패시턴스: 이 중요한 제약조건은 전력망 무결성에 영향을 주지 않고 동시에 전환할 수 있는 회로의 양을 말한다. 만약 많은 양의 회로가 동시에 전환된다면, 결과적으로 "러시 전류"는 전원 네트워크 무결성을 손상시킬 수 있다. 이를 방지하기 위해 단계적으로 회로를 전환해야 한다.
  4. 전원 게이트 누출: 파워게이트는 액티브 트랜지스터로 만들어지기 때문에 전력 절감 효과를 극대화하기 위해 누수 감소가 중요한 고려사항이다.

방법들

미세회색 파워 게이팅

꺼질 모든 셀에 수면 트랜지스터를 추가하면 큰 면적 벌점이 부과되며, 각 셀 군집의 전력을 개별적으로 게이트하면 해결하기 어려운 클러스터 간 전압 변동으로 인한 타이밍 문제가 발생한다. 세밀한 전력 게이트는 스위칭 트랜지스터를 표준 셀 로직의 일부로 캡슐화한다. 스위칭 트랜지스터는 라이브러리 IP 벤더나 표준 셀 설계자에 의해 설계된다. 일반적으로 이러한 셀 설계는 일반적인 표준 셀 규칙을 준수하며 구현을 위한 EDA 도구로 쉽게 처리할 수 있다.

게이트 제어의 크기는 모든 클럭 사이클 동안 회로가 전환되어야 하는 최악의 상황을 고려하여 설계되어 큰 영역 충격이 발생한다. 최근의 설계 중 일부는 미세한 전력 게이트를 선택적으로 구현하지만 낮은 Vt 셀에 대해서만 구현한다. 이 기술이 여러 Vt 라이브러리를 허용하면 설계(20%)에서 낮은 Vt 장치 사용이 최소화돼 면적 영향을 줄일 수 있다. 낮은 Vt 셀에서 전원 게이트를 사용할 때 다음 단계가 높은 Vt 셀인 경우 출력을 격리해야 한다. 그렇지 않으면 전원 게이트로 인해 출력이 알 수 없는 상태로 전환될 때 인접 하이 Vt 셀에 누설이 발생할 수 있다.

게이트 제어 슬루 레이트 구속조건은 제어 신호에 대한 버퍼 분배 트리를 확보함으로써 달성된다. 버퍼는 항상 높은 Vt 셀로 설계한 버퍼(게이트 제어 신호가 없는 버퍼) 세트에서 선택해야 한다. 셀이 다른 셀에 대해 꺼질 때 본질적인 차이는 스위치를 켜거나 끌 때 전류를 최소화하는 것이다.

일반적으로 탕구 트랜지스터는 높은 Vt 소자로 설계된다. 굵은 그레이드 파워 게이팅은 스위칭 활동이 적은 전력 게이트 셀을 최적화함으로써 더욱 유연성을 제공한다. 누설 최적화는 거친 곡물 수준에서 이루어져야 하며, 누설률이 낮은 셀과 누설률이 높은 셀을 교환해야 한다. 미세한 전력 게이트는 누출을 최대 10배까지 줄일 수 있는 우아한 방법론이다. 이러한 유형의 전력 감소는 다중 Vt 최적화만으로 전력 감소 요건이 충족되지 않을 경우 이를 어필하는 기술로 만든다.

굵은 회색 전력 게이트

거친 결로 접근방식은 공유 가상 전력 네트워크를 통해 세포를 로컬로 구동하는 그리드 스타일의 수면 트랜지스터를 구현한다. 이 접근방식은 PVT 변동에 덜 민감하고, IR-drop 변동을 덜 도입하며, 셀 기반 또는 클러스터 기반 구현보다 더 작은 면적 오버헤드를 부과한다. 굵은 회색 전력 탕구에서는 전력 탕구 트랜지스터가 표준 셀이 아닌 배전 네트워크의 일부분이다.

굵은 회색 구조를 구현하는 방법에는 두 가지가 있다.

  1. 링 기반: 전원 게이트는 링으로 꺼지는 모듈의 둘레에 위치한다. 특수 코너 셀은 코너를 돌 때 전원 신호를 돌리기 위해 사용된다.
  2. 열 기반: 전동 게이트는 셀이 기둥 형태로 서로 교대된 상태로 모듈 내에 삽입된다. 지구전력은 금속의 높은 층인 반면, 교환전력은 낮은 층에 있다.

게이트 사이징은 특정 시간에 모듈의 전체 스위칭 전류에 따라 달라진다. 회로의 극히 일부만이 임의의 시점에서 전환되기 때문에, 전력 게이트 크기는 미세 회색 스위치에 비해 작다. 최악의 경우 벡터를 사용한 동적 전력 시뮬레이션은 모듈에 대한 최악의 경우 전환과 그에 따른 크기를 결정할 수 있다. 또한 IR 강하는 분석에 반영될 수 있다. 동시 스위칭 캐패시턴스는 굵은 그레이드 전력 탕도 구현에서 주요 고려사항이다. 동시 스위칭을 제한하기 위해 게이트 제어 버퍼에 데이지 체인을 할 수 있고, 스위치 블록을 선택적으로 켜는 특수 카운터를 사용할 수 있다.

격리세포

차단 셀은 단락 전류를 방지하기 위해 사용된다. 이름에서 알 수 있듯이, 이 셀들은 전력 게이트 블록을 정상 작동 블록에서 분리한다. 격리 셀은 입력이 임계 전압 레벨일 때 낮은 단락 전류를 위해 특별히 설계된다. 절연 제어 신호는 전원 게이트 제어기에 의해 제공된다. 설계 무결성을 보존하려면 전환 가능한 모듈의 신호 격리가 필수적이다. 일반적으로 단순한 OR 또는 AND 로직은 출력 격리 장치로 기능할 수 있다. 모듈이 종료되기 전 상태를 보존하기 위해 여러 상태 보존 체계를 실제로 사용할 수 있다. 가장 간단한 기술은 모듈을 종료하기 전에 레지스터 값을 메모리로 스캔하는 것이다. 모듈이 웨이크업되면 값이 메모리로부터 스캔된다.

보존 레지스터

전원 게이트를 사용할 경우 시스템은 RAM에 데이터를 스캔한 다음 시스템이 다시 작동될 때 다시 스캔하는 등의 어떤 형태의 상태 보존이 필요하다. 중요한 애플리케이션의 경우, 메모리 상태는 테이블에 비트를 저장하기 위해 보존 플롭이 필요한 조건인 셀 내에서 유지되어야 한다. 이는 웨이크업 중에 비트를 매우 빠르게 복원할 수 있게 해준다. 고정 레지스터는 전원 게이트 블록의 주 레지스터 데이터를 고정하는 데 사용되는 특수 저누출 플립플롭이다. 따라서 전원 차단 모드 중 블록의 내부 상태는 블록이 다시 활성화될 때 유지되고 다시 로딩될 수 있다. 보존 레지스터는 항상 전원이 켜진다. 보존 전략은 설계에 따라 달라진다. 전력 탕구 제어기는 전력 탕구 블록의 현재 내용을 저장해야 하는 시기 및 복구해야 하는 시점과 같은 보존 메커니즘을 제어한다.

참고 항목

참조

  1. ^ "Practical Power Network Synthesis For Power-Gating Designs". 2008-11-01.
  2. ^ Iyer, Anand (2008-11-01), Demystify power gating and stop leakage cold, Cadence Design Systems, Inc.
  • Chiou, De-Shiuan; Chen, Shih-Hsin; Yeh, Chingwei (2006). "Timing driven power gating". Proceedings of the 43rd Annual Conference on Design Automation. ACM Special Interest Group on Design Automation: 121–124.
  • "Power gating".