클럭 게이트
Clock gating |
클럭 게이팅은 많은 동기회로에 널리 사용되는 기술로, 회로를 사용하지 않을 때 클럭 신호를 삭제함으로써 동적 전력 소모를 줄입니다.클럭 게이트를 사용하면 클럭트리를 플루닝하여 전력을 절약할 수 있습니다.단, 회선에 로직을 추가해야 합니다.클럭을 플루닝하면 회로의 일부가 비활성화되므로 플립 플랍이 상태를 전환할 필요가 없습니다.스위칭 스테이트는 전력을 소비합니다.스위칭되지 않으면 스위칭 전력 소비량이 0이 되고 누출 전류만 발생합니다.[1]
정의상 비동기회로는 글로벌 클럭이 없지만, 클럭 게이트라는 용어는 다양한 클럭 게이트 기술이 비동기회로에 의해 나타나는 데이터의존적 동작의 근사치임을 설명하기 위해 사용됩니다.동기회로의 클럭을 게이트하는 입도가 제로에 가까워지면 그 회로의 소비전력은 비동기회로의 소비전력에 가까워집니다.회로는 액티브하게 [2]연산할 때만 논리전이를 생성합니다.
세부 사항
클럭 게이트는 레지스터에 부가된 활성화 조건을 사용하여 클럭을 게이트합니다.클럭 게이트를 사용하여 이점을 얻으려면 설계에 이러한 활성화 조건이 포함되어 있어야 합니다.이 클럭 게이트 프로세스는 다수의 멀티플렉스를 제거하고 클럭 게이트 로직으로 대체하기 때문에 전력뿐만 아니라 다이 면적도 크게 절약할 수 있습니다.이 클럭 게이트 로직은 일반적으로 "Integrated Clock Gating(ICG)" 셀의 형태입니다.단, 클럭게이트 로직은 클럭트리에 배치되기 때문에 클럭게이트 로직은 클럭트리 구조를 변경합니다.
클럭 게이트 로직은 다양한 방법으로 설계에 추가할 수 있습니다.
- 레지스터 전송 레벨(RTL) 코드에 코드화되어 합성 툴(미세 클럭 게이트)에 의해 클럭 게이트 로직으로 자동 변환될 수 있는 활성화 조건입니다.
- 라이브러리 고유의 Integrated Clock Gating(ICG; 통합 클럭게이트) 셀을 인스턴스화하여 특정 모듈 또는 레지스터의 클럭을 게이트함으로써 RTL 설계자가 설계에 수동으로 삽입(일반적으로 모듈레벨 클럭게이트)합니다.
- 자동화된 클럭 게이트 도구를 통해 RTL에 반자동으로 삽입됩니다.이러한 툴은 ICG 셀을 RTL에 삽입하거나 인터넷 조건을 RTL 코드에 추가합니다.또한 일반적으로 클럭 게이트의 순차적 최적화도 제공합니다.
클럭 게이트를 개선하기 위해 RTL을 변경하면 (레지스터가 다른 값을 보유하기 때문에) 검증이 필요한 설계가 기능적으로 변경됩니다.
시퀀셜 클럭 게이트는 활성화 조건을 업스트림/다운스트림 시퀀셜 요소에 추출/전파하는 프로세스로, 추가 레지스터를 클럭 게이트할 수 있도록 합니다.
휴대폰, 웨어러블 기기 등에 사용되는 칩과 같이 배터리로 작동하거나 매우 낮은 전력으로 작동하도록 설계된 칩은 여러 가지 형태의 클럭 게이팅 기능을 함께 구현합니다.한쪽 끝에는 소프트웨어에 의한 클럭 수동 게이트가 있습니다.여기서 드라이버는 특정 아이돌컨트롤러가 사용하는 다양한 클럭을 활성화 또는 비활성화합니다.다른 한쪽 끝에는 자동 클럭 게이트가 있습니다.이것에 의해, 하드웨어에 대해서, 할 일이 있는지 아닌지를 검출해, 불필요한 경우는 소정의 클럭을 오프하도록 지시할 수 있습니다.이러한 양식은 서로 상호 작용하며 동일한 활성화 트리의 일부일 수 있습니다.예를 들어 내부 브릿지 또는 버스는 자동 게이트를 사용하여 CPU 또는 DMA 엔진에서 사용할 필요가 있을 때까지 게이트가 해제되도록 할 수 있습니다.또, 그 보드에서 사용하지 않는 주변기기의 일부는, 영속적으로 게이트가 해제될 가능성이 있습니다.
「 」를 참조해 주세요.
레퍼런스
- ^ Panda, Preeti Ranjan; Shrivastava, Aviral; v. n. Silpa, B.; Gummidipudi, Krishnaiah (2010-09-17). Power-efficient System Design (1 ed.). Springer. pp. 25, 73. ISBN 978-1-4419-6387-1.
- ^ Hübner, Michael; Becker, Jürgen (2010-12-03). Multiprocessor System-on-Chip: Hardware Design and Tool Integration (1 ed.). Springer. p. 176. ISBN 978-1-4419-6459-5.
추가 정보
- Li, Hai; Bhunia, S. (2003-02-28) [2003-02-12]. Deterministic clock gating for microprocessor power reduction. The Ninth International Symposium on High-Performance Computer Architecture, 2003. HPCA-9 2003. Proceedings. IEEE. pp. 113–122. CiteSeerX 10.1.1.79.6234. doi:10.1109/HPCA.2003.1183529. ISBN 978-0-7695-1871-8. ISSN 1530-0897.
