일렉트로마이그레이션

일렉트로마이그레이션(빨간색 화살표)은 와이어 내에서 이동하는 전자로부터의 운동량 전달에 기인합니다.

일렉트로마이그레이션은 전도성 전자와 확산 금속 원자 사이의 운동량 전달에 의해 도체 내의 이온이 서서히 이동하면서 발생하는 물질 수송이다.이 효과는 마이크로 일렉트로닉스 및 관련 구조와 같이 높은 직류 밀도가 사용되는 애플리케이션에서 중요합니다.집적회로(IC)와 같은 전자제품의 구조 크기가 감소함에 따라 이 효과의 실질적인 중요성은 높아집니다.

역사

전기화 현상은 프랑스 과학자 제라르댕에 ^[1]의해 100년 이상 알려져 왔다.이 주제는 패키지형 IC가 처음 등장했던 1960년대 후반에 처음으로 실용적으로 관심을 갖게 되었다.상용화된 최초의 IC는 불과 3주 만에 폭주하는 전기 분해로 인해 고장이 났으며, 이는 이 문제를 해결하기 위한 업계의 큰 노력으로 이어졌습니다.박막의 전자동작에 대한 최초의 관찰은 I에 의해 이루어졌다.흠.^[2] 이 분야의 연구는 초기 반도체 산업 전반에 걸쳐 많은 연구자들에 의해 개척되었습니다.가장 중요한 공학 연구 중 하나는 Motorola의 Jim Black에 의해 수행되었고, 그의 이름을 따서 Black의 방정식이 ^[3]명명되었다.당시 IC의 금속 인터커넥트 폭은 여전히 약 10마이크로미터였습니다.현재 상호접속은 폭이 수백에서 수십 나노미터에 불과하기 때문에 전자정보화에 대한 연구가 점점 더 중요해지고 있습니다.

일렉트로마이그레이션의 실제적 의미

산화실리콘 ^[4]기판상의 나노협착(폭 60nm)의 주사전자현미경 하에서의 전자현미경 상단의 가시화.

구리 인터커넥트의 일렉트로마이제이션에 의해 발생한 장애의 SEM 이미지.반응성 이온 식각 및 플루오르화 수소산에 의해 패시베이션이 제거되었습니다.

일렉트로마이그레이션은 집적회로(IC)의 신뢰성을 저하시킵니다.결과적으로 접속이 끊기거나 회선에 장애가 발생할 수 있습니다.신뢰성은 우주 여행, 군사 목적, 잠김 방지 브레이크 시스템, 자동 외부 제세동기와 같은 의료 장비에서 매우 중요하며 개인용 컴퓨터나 가정용 엔터테인먼트 시스템에서도 중요하기 때문에 칩(IC)의 신뢰성은 연구 활동의 주요 초점입니다.

실제 조건에서의 테스트가 어렵기 때문에 블랙의 방정식을 사용하여 집적회로의 수명을 예측합니다.Black의 방정식을 사용하기 위해 컴포넌트는 고온 동작 수명(HTOL) 테스트를 거칩니다.실제 조건에서 구성요소의 예상 수명은 테스트 중에 수집된 데이터에서 ^[3]추정됩니다.

전기구조의 손상은 최종적으로 영향을 받는 IC의 고장을 초래하지만, 첫 번째 증상은 간헐적인 결함으로 진단하기가 매우 어렵습니다.일부 인터커넥트가 다른 인터커넥트보다 먼저 고장나기 때문에 회로는 다른 고장 메커니즘(정전기 방전 손상 등)과 구별할 수 없을 가능성이 있습니다.실험실 환경에서는 상호접속 침식이 IC의 금속층 위에 가시적인 마커를 표시하기 때문에 전자현미경으로 쉽게 전자화 장애를 촬영할 수 있다.

소형화가 진행됨에 따라 전력밀도와 전류밀도가 모두 ^[5]증가하므로 VLSI 및 ULSI 회로에서는 전자화에 의한 고장 가능성이 높아집니다.특히, 선폭은 시간이 지남에 따라 계속 감소하며, 와이어 단면적이 감소합니다.공급 전압이 낮아지고 게이트 캐패시턴스가 ^[5]줄어들기 때문에 전류도 감소합니다.그러나 주파수 증가에 의해 전류 감소가 제한되기 때문에 (전류 감소에 비해) 단면적 감소가 두드러질수록 향후 ^[6]IC에서 전류 밀도가 증가합니다.

첨단 반도체 제조 공정에서는 구리가 알루미늄을 대체하여 상호 연결 재료로 선택되었습니다.구리는 제조 공정에서 더 큰 파괴력에도 불구하고 우수한 전도성으로 인해 선호됩니다.그것은 또한 본질적으로 전기 자극에 덜 민감하다.단, Electroomigration(EM; 일렉트로마이그레이션)은 디바이스 제조에 있어서 항상 과제가 되고 있기 때문에 구리 인터커넥트에 대한 EM 연구는 계속 진행 중입니다(비교적으로는 새로운 ^[6]분야이지만).

현대 가전제품에서 IC는 전자소자 효과로 인해 고장이 발생하는 경우가 거의 없습니다.이는 적절한 반도체 설계 관행이 IC의 ^[6]레이아웃에 전자화의 효과를 포함시키기 때문입니다.거의 모든 IC 설계 하우스에서는 자동화된 EDA 도구를 사용하여 트랜지스터 레이아웃 수준에서 전자계산 문제를 점검하고 수정합니다.제조자가 지정한 온도 및 전압 범위 내에서 작동할 경우 적절히 설계된 IC 장치는 감마선 충격에 의한 누적 손상과 같은 다른 (환경적) 원인으로부터 고장날 가능성이 높다.

그럼에도 불구하고 전자화에 의한 제품 고장 사례가 문서화되어 있습니다.1980년대 후반, Western Digital의 데스크탑 드라이브 중 한 제품 라인은 현장 사용 후 12~18개월 후에 광범위하게 예측 가능한 장애를 겪었습니다.엔지니어는 반품된 불량 유닛의 법의학적 분석을 사용하여 서드파티 공급업체의 IC 컨트롤러에서 부적절한 설계 규칙을 식별했습니다.불량 컴포넌트를 다른 공급업체의 컴포넌트로 교체함으로써 WD는 결함을 시정할 수 있었지만 회사의 평판이 크게 손상되기 전에는 이를 해결할 수 없었습니다.

불량 제조 공정으로 인한 전기 가공은 1980년대 코모도어 가정용 컴퓨터의 IC 고장의 중요한 원인이었다.1983년 동안 Commodore 64 컴퓨터는 고객 수익률이 50%에 가까웠습니다.

저전압 전력 MOSFET와 같은 일부 전력 반도체 장치에서는 전자화가 열화의 원인이 될 수 있으며, 이 경우 전원 접촉 금속화(종종 알루미늄)를 통한 횡방향 전류가 과부하 조건 중에 임계 전류 밀도에 도달할 수 있습니다.알루미늄 층의 열화는 온스테이트 저항의 증가를 유발하며, 결국 완전한 고장으로 이어질 수 있습니다.

기초

금속 인터커넥트의 재료 특성은 수명에 큰 영향을 미칩니다.특징은 주로 금속 합금의 구성과 도체의 크기입니다.도체의 형태, 금속 내 입자의 결정학적 방향, 층 증착, 열처리 또는 아닐링 절차, 패시베이션 특성 및 다른 재료와의 인터페이스도 상호 연결의 내구성에 영향을 미칩니다.시간 의존 전류에도 중요한 차이가 있습니다. 즉, 직류 또는 다른 교류 파형이 다른 효과를 발생시킵니다.

전기장의 이온에 가해지는 힘

두 세력은 전도체에서:이온화 원자에 영향을 미치는 1)직접 정전 흡입력, 무료 제공 통신사의 흐름에 대하는 전기 필드로 같은 방향이 있는 전계 E{E\displaystyle},, 및 기세의 다른 요금 통신사 대회와 교류에서 2)힘의 결과 의 반대 방향이다.e강의 분야금속 도체에서_p F는 이른바 "전자풍" 또는 "이온풍"에 의해 발생합니다.

전기장의 활성 이온에 대한 결과 힘_res F는 다음과 같이 쓸 수 있다.

F_{res}=F_{e}-F_{p}=q\cdot(Z_{p})\cdot E=q\cdot Z^{*}\cdot J\cdot \rho

$q$ 서q({ $displaystyle$ q $q$ }는 $Z_{e}$ 이온의 전하, $Z_{e}$ e({ $displaystyle Z_{e})$ $Z_{p}$ Z $Z_{p}$ ({ $displaystyle$ Z_ ${p})$ 는 $Z_{p}$ 각각 정전기력과 풍력에 대응하는 값, $Z^{*}$ {\({ $displaystyle$ Z $^{*})$ 는 $Z^{*}$ 물질의 유효 값, ${style$ j $}$ 는 $j$ 큐레를 표시합니다.nt 밀도 및 $\rho$ ^[7] $\rho$ (\ $displaystyle\rho$ 재료의 저항률. 움직이는 전자의 운동량 일부가 근처의 활성 이온으로 전달될 때 전기변화가 발생합니다.이로 인해 이온이 원래 위치에서 이동하게 됩니다.시간이 지남에 따라 이 힘은 원래 위치에서 상당히 먼 원자를 노크한다.전도 재료에 파손이나 틈이 생겨 전기의 흐름을 방해할 수 있습니다.트랜지스터와 집적회로의 다른 컴포넌트를 연결하는 것과 같은 좁은 상호접속 도체에서는 이를 보이드 또는 내부 고장(단선)이라고 합니다.또한 전기구조에 의해 도체의 원자가 축적되어 근처의 다른 도체 쪽으로 표류하여 힐록 고장 또는 위스커 고장(단락)으로 알려진 의도하지 않은 전기 연결이 발생할 수 있습니다.이러한 상황은 모두 회로의 오작동을 일으킬 수 있습니다.

장애 메커니즘

확산 메커니즘

균질 결정구조에서는 금속이온의 격자구조가 균일하기 때문에 전도전자 및 금속이온 간의 운동량 전달이 거의 없다.그러나 이 대칭은 입자 경계와 재료 계면에는 존재하지 않기 때문에 여기에서 운동량이 훨씬 더 활발하게 전달됩니다.이들 영역의 금속 이온은 일반 결정 격자보다 약하게 결합되기 때문에 전자풍이 일정 강도에 도달하면 원자는 입자 경계에서 분리되어 전류 방향으로 운반된다.원자가 입자 경계를 따라 움직이는 경향이 있기 때문에 이 방향은 입자 경계 자체에 의해서도 영향을 받습니다.

일렉트로마이제이션에 의한 확산 과정은 입자 경계 확산, 벌크 확산 및 표면 확산으로 나눌 수 있다.일반적으로 알루미늄 와이어에서는 입자 경계 확산이 주요 전기화 과정인 반면 구리 인터커넥트에서는 표면 확산이 우세합니다.

열효과

원자가 완벽한 격자 구조로 배열되어 있는 이상적인 도체에서는 원자를 통과하는 전자는 충돌을 일으키지 않고 전자변화가 일어나지 않습니다.실제 도체에서는 격자 구조의 결함과 그 위치 주변의 원자의 무작위 열진동에 의해 전자가 원자와 충돌하여 산란하며, 이는 전기저항의 원천이다(적어도 금속에서는 전기전도 참조).일반적으로 상대적으로 질량이 낮은 전자에 의해 주어지는 운동량은 원자를 영구적으로 치환하기에 충분하지 않다.그러나 (현대 VLSI 마이크로프로세서의 전류 요구량 증가 및 와이어 크기 감소와 같은) 고출력 상황에서는 많은 전자가 원자에 상당한 힘을 가하여 충격을 가하면 도체의 원자가 이상적인 격자 p에서 더 멀리 진동하여 전자화 과정을 가속화할 수 있습니다.전자의 산란량을 증가시킨다.높은 전류 밀도는 도체의 원자에 대해 산란되는 전자의 수를 증가시키고, 따라서 이러한 원자가 변위되는 속도를 증가시킵니다.

집적회로의 경우, 전자기화는 반도체에서 직접 발생하는 것이 아니라 반도체 상에 퇴적된 금속 인터커넥트에서 발생합니다(반도체 장치 제작 참조).

높은 전류 밀도와 도체의 줄 가열(전기 저항 참조)으로 인해 전기 미화 현상이 악화되어 결국 전기 구성 요소의 고장으로 이어질 수 있습니다.전류 밀도의 국소적인 증가를 전류 혼잡이라고 합니다.

원자 농도 균형

일부 상호접속 세그먼트 전체에서 원자 농도 진화를 설명하는 지배 방정식은 기존의 질량 균형(연속) 방정식이다.

(\displaystyle\frac{\partial t}+\cdot\vec {J}=0)

$N({\vec {x}},t)$ 서 N $N({\vec {x}},t)$ $N({\vec {x}},t)$ $N({\vec {x}},t)$ , $N({\vec {x}},t)$ )({\ $displaystyle$ N $(\vec {x}, t})$ 은 $N({\vec x},t)$ ${\vec {x}}=(x,y,z)$ x ${\vec {x}}=(x,y,z)$ ( ${\vec {x}}=(x,y,z)$ , ${\vec {x}}=(x,y,z)$ , ${\vec {x}}=(x,y,z)$ )({ $displaystyle {$ x}}=( $x$ $,$ y , $z$ $t$ 인 $\vec x=(x, y, z)$ 지점의 원자 농도이며 $,$ $J$ (\ $displaystyle$ J $)$ 는 $J$ 이 원자량의 총입니다.총 $원자속$ J(\ $displaystyle$ J $)$ 는 $J$ 서로 다른 원자 이동력에 의해 발생하는 플럭스의 조합입니다.주요 힘은 전류와 온도, 기계적 응력 및 집중력의 기울기에 의해 유도됩니다. $J$ $T}+{\vec {J}_{\sigma}+{\vec {J}_{N$

위에서 언급한 플럭스를 정의하려면:

→

T}},

{\

vec {j

$e$ 서 e $(\displaystyle$ e $)$ 는 $e$ 전자 전하, $(\displaystyle eZ)$ 는 $eZ$ 이동하는 원자의 유효 전하, $\rho$ (\ $displaystyle \rho)$ 원자 $\rho$ 이동이 발생하는 도체의 저항률, $→(\$ 는 ${\vec {j}}$ 로컬 전류 밀도, $k$ (\ $displaystyle$ k $)$ 는 $k$ 볼츠엠입니다.ann 상수 $,$ $T$ (\ $displaystyle$ T)는 $T$ 절대 온도입니다. $D({\vec {x}},t)$ $D({\vec {x}},t)$ $D({\vec {x}},t)$ , $D({\vec {x}},t)$ ) { $displaystyle$ D $({\vec {x}},t)}$ 는 $D({\vec x},t)$ 시간과 위치에 의존하는 원자 확산률입니다.

J

T}=-{\frac {NDQ}{k

T

^{2}}\nabla

T

{\vec {J}}_{T}=-{\frac {NDQ}{kT^{2}}}\nabla T

열확산열을

사용합니다

{\displaystyle

T}}\nabla \!

H

여기서 $\Omega =1/N_{0}$ $\Omega =1/N_{0}$ 1/ $\Omega =1/N_{0}$ 0 $({$ 은 $\Omega =1/N_{0}$ 원자량, $N_{0}$ $({$ 은 $N_{0}$ 초기 원자 농도, $H=(\sigma _{11}+\sigma _{22}+\sigma _{33})/3$ $H=(\sigma _{11}+\sigma _{22}+\sigma _{33})/3$ ( $H=(\sigma _{11}+\sigma _{22}+\sigma _{33})/3$ 11 $H=(\sigma _{11}+\sigma _{22}+\sigma _{33})/3$ $H=(\sigma _{11}+\sigma _{22}+\sigma _{33})/3$ 22 $H=(\sigma _{11}+\sigma _{22}+\sigma _{33})/3$ $H=(\sigma _{11}+\sigma _{22}+\sigma _{33})/3$ 33 $H=(\sigma _{11}+\sigma _{22}+\sigma _{33})/3$ / $H=(\sigma _{11}+\sigma _{22}+\sigma _{33})/3$ (\ $displaystyle$ H = (\ $sigma$ _11} + ） _ ${11}$ + { $22}$ + {3} {3} ) _33} _33} _3} _3}입니다. $tyle \timeout$ _ ${11},\timeout$ _{ $22},\timeout$ _ ${33)$ 는 $\sigma _{{11}},\sigma _{{22}},\sigma _{{33}}$ 주요 스트레스의 구성요소입니다.

→

N

원자 확산의 공석 메커니즘을 가정하여 D $(\displaystyle$ D $)$ 를 $D$ 정수적 $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ D $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ D $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ ( $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ H - $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ T $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ )(\ $displaystyle$ D= $D_{0}\exp \ tfrac$ {Omega $H-E_{})$ 의 함수로 $D$ 할 수 있다. $A}}$ { $kT}}\right$ } 여기서 $D=D_{0}\exp \left({\tfrac {\Omega H-E_{A}}{kT}}\right)$ $(\$ $A}}$ 은 $E_{A}$ 금속 원자의 열 확산의 유효 활성화 에너지이다.공실 농도는 이동하는 원자가 점유할 수 있는 빈 격자 부위의 가용성을 나타낸다.

일렉트로마이제이션 대응 설계

와이어의 전자화 신뢰성(검은색 방정식)

1960년대 말에 J. R. Black은 전자동화를 고려하여 전선의 MTTF(평균 수명)를 추정하는 경험적 모델을 개발했습니다.그 이후로 이 공식이 반도체 ^[3]^[8]업계에서 인기를 얻고 있습니다.

{\text{MTTF}}={\frac {A}{J^{n}}}\exp {\left({\frac {E_{\text{a}}}{kT}}\right)}

MTTF}} = flac {A} {J^{n}} \ exp { left flac { E _ { \ text { a } } { k

T}}\right

$A$ 서 $A는$ 인터커넥트의 단면적을 기준으로 한 상수, $(\displaystyle$ J $J$ )는 $A$ 전류 밀도, $(\$ 는 $E_{\text{a}}$ 활성화 에너지(예: 0.7eV, 알루미늄 입자 경계 확산은 볼츠만 상수, K $(\displaystyle$ k $)$ 는 $k$ $TPL$ 입니다. $aystyle$ T는 $T$ 켈빈 단위 $n$ 이고 n $\displaystyle$ n은 $n$ 스케일링 계수(일반적으로 ^[3]검정색에 따라 2로 설정됨)입니다.도체의 온도는 지수에 나타납니다. 즉, 인터커넥트의 MTTF에 강한 영향을 미칩니다.온도가 상승해도 특정 구조의 상호접속이 신뢰성을 유지하려면 도체 내의 전류밀도를 줄여야 합니다.그러나 인터커넥트 기술이 나노미터 규모로 발전함에 따라 블랙 방정식의 타당성에 대한 의문이 커지고 있습니다.

선재

역사적으로 알루미늄은 기판과의 밀착성이 우수하고 전도성이 우수하며 실리콘과 ^[5]오믹 접점을 형성할 수 있기 때문에 집적회로의 도체로 사용되어 왔습니다.그러나 순수 알루미늄은 전기 계통의 영향을 받기 쉽습니다.연구에 따르면 구리의 2-4%를 알루미늄에 첨가하면 전기 색소에 대한 저항성이 약 50배 향상됩니다.이 효과는 구리의 입자 경계 분리에 기인하여 알루미늄 원자가 입자 ^[9]경계로 확산되는 것을 크게 억제합니다.

순수한 구리선은 비슷한 신뢰성 ^[10]요건을 유지하면서 알루미늄선보다 약 5배 높은 전류 밀도를 견딜 수 있습니다.이는 주로 구리의 전기 및 열 전도율이 우수하고 녹는점이 높기 때문에 발생하는 높은 전기 활성화 에너지 수준 때문입니다.구리와 약 1%의 팔라듐을 합금함으로써 구리를 알루미늄 상호연결에 추가하는 것과 같은 방식으로 구리 원자의 입자 경계를 따라 확산되는 것을 억제함으로써 추가적인 개선을 달성할 수 있습니다.

대나무 구조 및 금속 슬롯링

와이어가 넓을수록 전류 밀도는 낮아지고, 따라서 전자화가 발생할 가능성은 낮아집니다.또한 금속 입자의 크기가 영향을 미칩니다. 입자가 작을수록 입자의 경계가 넓어지고 전자화 효과가 발생할 가능성이 높아집니다.그러나 와이어 폭을 와이어 재료의 평균 입자 크기 이하로 줄이면 와이어 길이에 거의 수직인 "횡방향"이 됩니다.결과적으로 만들어진 구조는 대나무 줄기의 관절과 유사하다.이러한 구조에서는 전류 밀도가 증가함에도 불구하고 전자화에 대한 저항이 증가합니다.이러한 명백한 모순은 입자 경계의 수직 위치에 의해 발생하며, 경계 확산 계수는 제외되고 그에 따라 재료 수송이 ^[10]^[11]감소한다.

단, 대나무 구조에서 가능한 최대 와이어 폭은 아날로그 회로의 대규모 전류의 신호선이나 전원 라인에 비해 너무 좁습니다.이러한 상황에서는 슬롯형 와이어가 많이 사용되며, 이 와이어에 직사각형 구멍이 뚫립니다.여기에서 슬롯 사이에 있는 개별 금속구조물의 폭은 대나무구조물 영역 내에 있으며, 그 결과 모든 금속구조물의 총폭은 전력요건을 ^[10]^[11]충족한다.

블리치 길이

인터커넥트 길이에는 하한선이 있어 높은 전류 통전 능력을 사용할 수 있습니다.이것은 "Blech length"^[2]로 알려져 있습니다.길이가 이 한계 미만인 와이어는 모두 스트레칭 한계가 있습니다.여기서 기계적 응력 축적은 양극으로 향하는 유효 재료 흐름을 감소시키거나 보상하는 원자 역류 처리를 일으킨다.테스트 구조를 설계할 때 전자동화를 평가할 때 Blech 길이를 고려해야 합니다.이 최소 길이는 일반적으로 칩 트레이스용 수십 미크론이며, 이 보다 짧은 상호 연결은 '전기 불변'이라고도 합니다.

배치 및 코너 커브 경유

비아 및 접점 구멍에 특히 주의해야 합니다.비아의 전류 운반 용량은 같은 길이의 금속 와이어보다 훨씬 작습니다.따라서 여러 개의 via를 사용하는 경우가 많아 Via 어레이의 지오메트리는 매우 중요합니다.여러 개의 via는 생성된 전류가 모든 via에 가능한 한 균등하게 분배되도록 구성되어야 합니다.

인터커넥트의 굴곡에도 주의해야 합니다.특히 90도 코너 벤딩은 피해야 합니다. 이러한 벤딩에서의 전류 밀도는 경사 각도(예: 135도)^[10]보다 상당히 높기 때문입니다.

솔더 조인트 내 전자조절

Cu 또는 Al 인터커넥트에서 전자화가 발생하는 일반적인 전류 밀도는 10⁶~10A⁷/cm입니다².그러나 IC 칩에 사용되는 납땜 조인트(SnPb 또는 SnAgCu 무연)의 경우, 예를 들어 10A/cm와² 같이⁴ 훨씬 낮은 전류 밀도에서 전자 증감이 발생합니다.그것은 전자 흐름의 방향을 따라 순원자 수송을 일으킨다.원자는 양극에 축적되는 반면, 공극은 음극에서 생성되고 백 스트레스는 전기화 중에 유도됩니다.납땜 조인트의 전형적인 고장은 전자화로 인해 음극 측에서 발생합니다.전류 크라우딩 효과로 인해 솔더 조인트의 모서리에 먼저 보이드가 형성됩니다.그 후, 틈이 확대되어 결합되어 장해가 발생합니다.또한 이동 속도가 원자 질량의 함수이기 때문에 전기 색화는 금속간 화합물 형성에 영향을 미친다.

일렉트로마이그레이션 및 테크놀로지 컴퓨터 지원 설계

전기구조를 설명하는 완전한 수학적 모델은 상호연결 구조의 세그먼트를 나타내는 3차원 기하학적 영역에 대해 풀어야 하는 몇 가지 편미분 방정식(PDE)으로 구성됩니다.이러한 수학적 모델은 현대 기술 컴퓨터 지원 설계(^[13]TCAD) 도구의 전자계산 시뮬레이션의 기초를 형성합니다.TCAD 툴을 사용하여 전기화에 의한 상호접속 열화를 상세하게 조사하는 것이 중요해지고 있습니다.신뢰도 테스트와 조합한 TCAD 연구의 결과는 전자화에 ^[14]대한 상호 연결 저항을 개선하는 설계 규칙의 수정으로 이어집니다.

온칩 전원 그리드 네트워크/인터커넥트의 IR 드롭 노이즈로 인한 전기적 변화

온칩 전원 그리드 네트워크/인터커넥트의 전자화 열화는 전원 그리드 인터커넥트의 IR 드롭 노이즈에 따라 달라집니다.IR 드롭 ^[15]노이즈의 높은 값이 칩에 영향을 미칠 경우 전력 그리드의 전자 신호 인식 수명 및 칩이 감소합니다.

일렉트로마이그레이션 대응 MTTF 예측을 위한 머신러닝 모델

최근의 연구는 기계 학습 모델을 이용한 MTTF 예측을 보여준다.이 작업은 모델에 대한 입력 기능으로 전류 밀도, 상호 연결 길이,^[16]^[17] 상호 연결 온도를 가진 뉴럴 네트워크 기반 감독 학습 방식을 사용한다.

전자상화 나노맵

일렉트로마이그레이티드 나노맵은 일렉트로마이그레이션 과정에서 형성되는 금속 브릿지에 생기는 틈새입니다.전자전화에 의해 형성된 나노 크기의 접점은 전자에 대한 도파관 역할을 한다.나노 접점은 기본적으로 G $G=2\,e^{2}\!/h$ $G=2\,e^{2}\!/h$ e $G=2\,e^{2}\!/h$ / $G=2\,e^{2}\!/h$ (\ $display style$ G $= 2$ , $e^{2}\/h$ 의 $\,I=veN/L\$ $G=2\,e^{2}\!/h$ 을 갖는 1차원 와이어와 같습니다. 와이어의 전류는 전하의 속도와 단위 길이당 수를 곱한 $\,I=veN/L\$ 입니다. I $\,I=veN/L\$ $\,I=veN/L\$ $\,I=veN/L\$ / $\,I=veN/L\$ (\ $display$ style \,I $\,I=veN/L\$ = N ) $=$ L $(\l$ ) $yle$ \ $G=veN/LV$ $G=ve^{2}\!N/LE$ 은 G $G=ve^{2}\!N/LE$ $G=ve^{2}\!N/LE$ e $G=ve^{2}\!N/LE$ N / $G=ve^{2}\!N/LE$ $(\display$ G $=ve^{2}\!$ $N/LE$ 나노스케일 브리지에서 $G=2\,e^{2}\!/h$ 는 양자 $G=2\,e^{2}\!/h$ G $G=2\,e^{2}\!/h$ 2 $G=2\,e^{2}\!/h$ 2 / $G=2\,e^{2}\!/h$ ({ $displaystyle$ G $= 2$ , e $^{2}\!/h$ 의 배수로 나누어집니다.

전기미화 나노맵은 분자규모 ^[18]전자제품에 사용되는 전극으로서 큰 가능성을 보여왔다.연구자들은 양자 스핀 ^{[citation needed]}밸브의 자기저항을 조사하기 위해 피드백 제어된 전자기학을 사용해 왔다.

기준 기준

EIA/JEDEC 표준 EIA/JESD61: 등온 전위화 시험 절차.
EIA/JEDEC Standard EIA/JESD63: 전류 밀도 및 온도에 대한 일렉트로마이그레이션 모델 파라미터를 계산하는 표준 방법.
전자화의 기초, 제2장

「」를 참조해 주세요.

주 및 참고 자료

^ "Preface". 2005 IEEE International Reliability Physics Symposium, 2005. Proceedings. 43rd Annual. 2005. pp. iii–iv. doi:10.1109/RELPHY.2005.1493049. ISBN 978-0-7803-8803-1.
^ ^a ^b I. Blech: 질화티타늄의 얇은 알루미늄 필름 내 전기 색소화.응용물리학 저널, 제47권, 1203-1208페이지, 1976년 4월.
^ ^a ^b ^c ^d J.R. 블랙: 일렉트로마이그레이션 - 간단한 조사와 몇 가지 최근 결과IEEE 트랜스전자 장치, Vol. ED-16 (번호 4), 338-347, 1969년 4월.
^ Lombardo, Joseph; Baumans, Xavier D. A.; Željko, Jelić L.; Scheerder, Jeroen E.; Zharinov, Vyacheslav S.; Kramer, Roman; Van de Vondel, Joris; Silhanek, Alejandro V. (2018-03-07). "Healing effect of controlled anti-electromigration on conventional and high-Tc superconducting nanowires". Small (Weinheim an der Bergstrasse, Germany). 13 (26): 1700384. doi:10.1002/smll.201700384. hdl:2268/214980. PMID 28544388.
^ ^a ^b ^c J. Lienig, M. Thiele (2018). "Introduction". Fundamentals of Electromigration-Aware Integrated Circuit Design. Springer. pp. 1–12. doi:10.1007/978-3-319-73558-0. ISBN 978-3-319-73557-3.
^ ^a ^b ^c J. Lienig, M.Tielle: "The Pressing Need for Electricomigration-Aware Physical Design"(다운로드 페이퍼), Pro. of the Int. ISPD 2018 심포지엄, 144~151, 2018년 3월
^ Lodder, A.; Dekker, J. P. (1998). "The electromigration force in metallic bulk". AIP Conference Proceedings. 418 (1): 315–328. arXiv:cond-mat/9803172. doi:10.1063/1.54652. S2CID 18376825. Retrieved 2021-01-15.
^ Wilson, Syd R.; Tracy, Clarence J.; Freeman, John L. (1993). Handbook of multilevel metallization for integrated circuits: materials, technology, and applications. William Andrew. p. 607. ISBN 978-0-8155-1340-7., 607페이지, 식 24
^ M. Braunovic, N. K. Myshkin, V. V. Konchits (2006). Electrical Contacts: Fundamentals, Applications and Technology. CRC Press. ISBN 978-1-5744-47279.{{cite book}}: CS1 maint: 여러 이름: 작성자 목록(링크)
^ ^a ^b ^c ^d J. Lienig: "전기정보 인식 물리설계 입문"(다운로드 페이퍼), 국제정보국(Internal)의 Proc. 물리설계 심포지엄(ISPD) 2006, 39-46페이지, 2006년 4월.
^ ^a ^b M. Zamri et al "Fe 포함 탄소 나노 파이버의 현장 TEM 관찰:전기 방출 프로세스에서의 구조 및 전기적 특성의 진화", ACS Nano, 2012, 6(11), 페이지 9567–9573. [링크 http://pubs.acs.org/doi/abs/10.1021/nn302889e]
^ C. 바사란, M. 린, H.예: 전류유발손상의 열역학 모델.국제고체구조저널, 제40권, 7315-7327, 2003.
^ Ceric, H.; Selberherr, S. (2011). "Electromigration in submicron interconnect features of integrated circuits". Materials Science and Engineering: R: Reports. 71 (5–6): 53–86. doi:10.1016/j.mser.2010.09.001. ISSN 0927-796X.
^ de Orio, R.L.; Ceric, H.; Selberherr, S. (2012). "Electromigration failure in a copper dual-damascene structure with a through silicon via". Microelectronics Reliability. 52 (9–10): 1981–1986. doi:10.1016/j.microrel.2012.07.021. ISSN 0026-2714. PMC 3608028. PMID 23564974.
^ Dey, Sukanta; Dash, Satyabrata; Nandi, Sukumar; Trivedi, Gaurav (2018). "PGIREM: Reliability-Constrained IR Drop Minimization and Electromigration Assessment of VLSI Power Grid Networks Using Cooperative Coevolution". 2018 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). pp. 40–45. doi:10.1109/ISVLSI.2018.00018. ISBN 978-1-5386-7099-6. S2CID 51984331.
^ Dey, Sukanta; Nandi, Sukumar; Trivedi, Gaurav (2020). "Machine Learning Approach for Fast Electromigration Aware Aging Prediction in Incremental Design of Large Scale On-Chip Power Grid Network". ACM Transactions on Design Automation of Electronic Systems (TODAES). ACM Transactions on Design Automation of Electronic Systems. Vol. 25. pp. 1–29. doi:10.1145/3399677. S2CID 222110488.
^ Dey, Sukanta; Nandi, Sukumar; Trivedi, Gaurav (2020). "Machine Learning Approach for Fast Electromigration Aware Aging Prediction in Incremental Design of Large Scale On-chip Power Grid Network". ACM Transactions on Design Automation of Electronic Systems. 25 (5): 1–29. doi:10.1145/3399677. S2CID 222110488.
^ Liang; et al. (2002). "Kondo resonance in a single-molecule transistor". Nature. 417 (6890): 725–9. Bibcode:2002Natur.417..725L. doi:10.1038/nature00790. PMID 12066180. S2CID 4405025.

추가 정보

Black, J. R. (April 1969). "Electromigration - A Brief Survey and Some Recent Results". IEEE Transactions on Electron Devices. 16 (4): 338–347. Bibcode:1969ITED...16..338B. doi:10.1109/T-ED.1969.16754. S2CID 109036679.
Black, J. R. (September 1969). "Electromigration Failure Modes in Aluminium Metallization for Semiconductor Devices". Proceedings of the IEEE. 57 (9): 1587–94. doi:10.1109/PROC.1969.7340. S2CID 49732804.
Ho, P. S. (1982). "Basic problems for Electromigration in VLSI applications". 20th International Reliability Physics Symposium. pp. 288–291. doi:10.1109/IRPS.1982.361947. S2CID 26418320.
Ho, P. S.; Kwok, T. (1989). "Electromigration in metals". Rep. Prog. Phys. 52 (3): 301–348. Bibcode:1989RPPh...52..301H. doi:10.1088/0034-4885/52/3/002.
Gardner, D. S.; Meindl, J. D.; Saraswat, K. C. (March 1987). "Interconnection and Electromigration Scaling Theory". IEEE Transactions on Electron Devices. 34 (3): 633–643. Bibcode:1987ITED...34..633G. doi:10.1109/T-ED.1987.22974. S2CID 317983.
Gate, P.B:VLSI 인터커넥트에서의 일렉트로마이제이션에 의한 장애, IEEE Conf. 출판, 권 20:p 292 1982년 3월
Jerke, G.; Lienig, J. (January 2004). "Hierarchical Current Density Verification in Arbitrarily Shaped Metallization Patterns of Analog Circuits". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 23 (1): 80–90. doi:10.1109/TCAD.2003.819899. S2CID 2586433.
Knowlton, B. D.; Thompson, C. V. (1998). "Simulation of temperature and current density scaling of the electromigration-limited reliability of near-bamboo interconnects". Journal of Materials Research. 13 (5): 1164–1170. Bibcode:1998JMatR..13.1164K. doi:10.1557/JMR.1998.0166.
Lienig, J.: "일렉트로마이그레이션 대응 물리 설계 소개 ", (용지 다운로드) 인텔의 Proc. 물리설계 심포지엄(ISPD) 2006, 39-46페이지, 2006년 4월.
Lienig, J., Tielle, M.: "전기정보 인식 물리설계의 긴급한 요구", (용지 다운로드), 인텔의 Pro. 물리적 설계에 관한 심포지엄(ISPD) 2018, 페이지 144–151, 2018년 3월.
Louie Liu, H.C., Murarka, S.: "일렉트로마이그레이션 측정 중 줄 가열에 의한 온도 상승 모델"통합전자제품제조센터", 재료연구학회 심포지엄 절차 제427:p. 113 119.
Ogurtani, Tarik Omer; Oren, Ersin Emre (June 2005). "Irreversible thermodynamics of triple junctions during the intergranular void motion under the electromigration forces". Int. J. Solids Struct. 42 (13): 3918–52. doi:10.1016/j.ijsolstr.2004.11.013.
Ren, Fei; Nah, Woong; Tu, K. N.; Xiong, Bingshou; Xu, Luhua; Pang ., John H. L. (2006). "Electromigration induced ductile-to-brittle transition in lead-free solder joints". Applied Physics Letters. 89 (14): 141914. Bibcode:2006ApPhL..89n1914R. doi:10.1063/1.2358113.
Roy, Arijit; Tan, Cher Ming (2008). "Very High Current Density Package Level Electromigration Test for Copper Interconnects". J. Appl. Phys. 103 (9): 093707–093707–7. Bibcode:2008JAP...103i3707R. doi:10.1063/1.2917065.
Tan, Cher Ming; Roy, Arijit (2007). "Electromigration in ULSI interconnects". Materials Science and Engineering: R: Reports. 58 (1–2): 1–75. doi:10.1016/j.mser.2007.04.002.
Tu, K. N. (2003). "Recent advances on electromigration in very-large-scale-integration of interconnects". Journal of Applied Physics. 94 (9): 5451–5473. Bibcode:2003JAP....94.5451T. doi:10.1063/1.1611263.
Xu, Luhua; Pang, John H. L.; Tu, K. N. (2006). "Effect of electromigration-induced back stress gradient on nano-indentation marker movement in SnAgCu solder joints". Applied Physics Letters. 89 (22): 221909. Bibcode:2006ApPhL..89v1909X. doi:10.1063/1.2397549.

책들

Christou, A (1993). Electromigration and Electronic Device Degradation. Wiley. ISBN 978-0-471-58489-6.
Lienig, J., Thiele, M. (2018). Fundamentals of Electromigration-Aware Integrated Circuit Design. Springer. doi:10.1007/978-3-319-73558-0. ISBN 978-3-319-73557-3.{{cite book}}: CS1 maint: 여러 이름: 작성자 목록(링크)

외부 링크

Wikimedia Commons의 일렉트로마이그레이션 관련 미디어

[1] 중동공대 컴퓨터 시뮬레이션 연구실, 일렉트로마이그레이션이란?
[2] 디자이너용 일렉트로마이그레이션: 비전문가용 소개, J.R. Lloyd, EETimes.
DWPG에서 반도체 일렉트로마이제이션 상세.컴
UniPro R&D 현장에서의 보이드 형성에 따른 전자화 공정 모델링
DoITPoMS 교육 및 학습 패키지 - "전기화"

[1] "Preface". 2005 IEEE International Reliability Physics Symposium, 2005. Proceedings. 43rd Annual. 2005. pp. iii–iv. doi:10.1109/RELPHY.2005.1493049. ISBN 978-0-7803-8803-1.

[Blech-2] I. Blech: 질화티타늄의 얇은 알루미늄 필름 내 전기 색소화.응용물리학 저널, 제47권, 1203-1208페이지, 1976년 4월.

[Black-3] J.R. 블랙: 일렉트로마이그레이션 - 간단한 조사와 몇 가지 최근 결과IEEE 트랜스전자 장치, Vol. ED-16 (번호 4), 338-347, 1969년 4월.

[4] Lombardo, Joseph; Baumans, Xavier D. A.; Željko, Jelić L.; Scheerder, Jeroen E.; Zharinov, Vyacheslav S.; Kramer, Roman; Van de Vondel, Joris; Silhanek, Alejandro V. (2018-03-07). "Healing effect of controlled anti-electromigration on conventional and high-Tc superconducting nanowires". Small (Weinheim an der Bergstrasse, Germany). 13 (26): 1700384. doi:10.1002/smll.201700384. hdl:2268/214980. PMID 28544388.

[EM_book-5] J. Lienig, M. Thiele (2018). "Introduction". Fundamentals of Electromigration-Aware Integrated Circuit Design. Springer. pp. 1–12. doi:10.1007/978-3-319-73558-0. ISBN 978-3-319-73557-3.

[Lienig2-6] J. Lienig, M.Tielle: "The Pressing Need for Electricomigration-Aware Physical Design"(다운로드 페이퍼), Pro. of the Int. ISPD 2018 심포지엄, 144~151, 2018년 3월

[7] Lodder, A.; Dekker, J. P. (1998). "The electromigration force in metallic bulk". AIP Conference Proceedings. 418 (1): 315–328. arXiv:cond-mat/9803172. doi:10.1063/1.54652. S2CID 18376825. Retrieved 2021-01-15.

[8] Wilson, Syd R.; Tracy, Clarence J.; Freeman, John L. (1993). Handbook of multilevel metallization for integrated circuits: materials, technology, and applications. William Andrew. p. 607. ISBN 978-0-8155-1340-7., 607페이지, 식 24

[contact_book-9] M. Braunovic, N. K. Myshkin, V. V. Konchits (2006). Electrical Contacts: Fundamentals, Applications and Technology. CRC Press. ISBN 978-1-5744-47279.{{cite book}}: CS1 maint: 여러 이름: 작성자 목록(링크)

[Lienig-10] J. Lienig: "전기정보 인식 물리설계 입문"(다운로드 페이퍼), 국제정보국(Internal)의 Proc. 물리설계 심포지엄(ISPD) 2006, 39-46페이지, 2006년 4월.

[Zamri-11] M. Zamri et al "Fe 포함 탄소 나노 파이버의 현장 TEM 관찰:전기 방출 프로세스에서의 구조 및 전기적 특성의 진화", ACS Nano, 2012, 6(11), 페이지 9567–9573. [링크 http://pubs.acs.org/doi/abs/10.1021/nn302889e]

[Basaran_Lin03-12] C. 바사란, M. 린, H.예: 전류유발손상의 열역학 모델.국제고체구조저널, 제40권, 7315-7327, 2003.

[Ceric_Selberherr11-13] Ceric, H.; Selberherr, S. (2011). "Electromigration in submicron interconnect features of integrated circuits". Materials Science and Engineering: R: Reports. 71 (5–6): 53–86. doi:10.1016/j.mser.2010.09.001. ISSN 0927-796X.

[Orio_Ceric12-14] Orio, R.L.; Ceric, H.; Selberherr, S. (2012). "Electromigration failure in a copper dual-damascene structure with a through silicon via". Microelectronics Reliability. 52 (9–10): 1981–1986. doi:10.1016/j.microrel.2012.07.021. ISSN 0026-2714. PMC 3608028. PMID 23564974.

[15] Dey, Sukanta; Dash, Satyabrata; Nandi, Sukumar; Trivedi, Gaurav (2018). "PGIREM: Reliability-Constrained IR Drop Minimization and Electromigration Assessment of VLSI Power Grid Networks Using Cooperative Coevolution". 2018 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). pp. 40–45. doi:10.1109/ISVLSI.2018.00018. ISBN 978-1-5386-7099-6. S2CID 51984331.

[16] Dey, Sukanta; Nandi, Sukumar; Trivedi, Gaurav (2020). "Machine Learning Approach for Fast Electromigration Aware Aging Prediction in Incremental Design of Large Scale On-Chip Power Grid Network". ACM Transactions on Design Automation of Electronic Systems (TODAES). ACM Transactions on Design Automation of Electronic Systems. Vol. 25. pp. 1–29. doi:10.1145/3399677. S2CID 222110488.

[17] Dey, Sukanta; Nandi, Sukumar; Trivedi, Gaurav (2020). "Machine Learning Approach for Fast Electromigration Aware Aging Prediction in Incremental Design of Large Scale On-chip Power Grid Network". ACM Transactions on Design Automation of Electronic Systems. 25 (5): 1–29. doi:10.1145/3399677. S2CID 222110488.

[Shores1-18] Liang; et al. (2002). "Kondo resonance in a single-molecule transistor". Nature. 417 (6890): 725–9. Bibcode:2002Natur.417..725L. doi:10.1038/nature00790. PMID 12066180. S2CID 4405025.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[13]

[14]

[15]

[16]

[17]

[18]

Search

일렉트로마이그레이션

네임스페이스

더

목차

역사

일렉트로마이그레이션의 실제적 의미