VISC 아키텍처

VISC architecture

컴퓨팅에, VISC(가상 명령 집합 컴퓨터)건축은 프로세서 명령어 집합 구조와 마이크로 아키텍처가 소프트 Machines,[1][2][3][4]사용하는 가상 소프트웨어 계층(번역 계층)에 필요한 단일 스레드의 지시를 위한 글로벌 전선 끝은 갈라지는 명령어로 바꾸는 가상 하드웨어에.readlets whi그런 다음 ch가 개별 가상 코어로 디스패치됩니다.그런 다음 이러한 가상 코어는 모든 물리적 코어의 사용 가능한 리소스로 전송할 수 있습니다.여러 가상 코어가 스레드를 단일 물리 코어의 순서 변경 버퍼에 푸시할 수 있습니다.이 버퍼는 여러 스레드릿에서 부분 명령과 데이터를 동시에 실행 포트를 통해 분할할 수 있습니다.각 가상 코어는 상대 출력의 위치를 추적합니다.이러한 형태의 멀티스레딩은 단일 스레드가 CPU의 모든 리소스를 사용할 수 있도록 함으로써 단일 스레드의 성능을 향상시킬 수 있습니다.리소스 할당은 거의 단일 사이클의 지연 시간 수준에서 동적으로 이루어집니다(개별 애플리케이션 요구에 따라 할당 변경에 따라 1~4 사이클).따라서 두 개의 가상 코어가 리소스를 놓고 경합하는 경우 할당될 리소스를 결정하는 적절한 알고리즘이 있습니다.

기존 프로세서 설계와 달리 VISC는 물리 코어를 사용하지 않고 워크로드 [5]요구에 따라 칩의 리소스를 '가상 코어' 및 '가상 하드웨어 스레드'로 사용할 수 있습니다.

레퍼런스

  1. ^ Cutress, Ian (12 February 2016). "Examining Soft Machines' Architecture: An Element of VISC to Improving IPC". AnandTech.
  2. ^ "Next Gen Processor Performance Revealed". VR World. February 4, 2016. Archived from the original on 2017-01-13.
  3. ^ "Architectural Waves". Soft Machines. 2017. Archived from the original on 2017-03-29.
  4. ^ "Examining Soft Machines' Architecture: An Element of VISC to Improving IPC - Cheap PC hardware News & Rumors".
  5. ^ "Soft Machines unveils VISC virtual chip architecture bit-tech.net".