아데테바

Adapteva
Adapteva, Inc.
산업반도체 산업
설립됨2008년 3월
창시자안드레아스 올로프손
본부
매사추세츠 주 렉싱턴
,
미국
주요인
안드레아스 올로프슨 CEO
상품들중앙처리장치
주인님.민간자금
웹사이트adapteva.com

Adapteva는 저전력 다핵심 마이크로프로세서 설계에 주력하는 팹리스 반도체 회사다. 이 회사는 단일 집적회로에 1,000개의 전문 처리코어를 탑재한 디자인을 발표한 두 번째 기업이었다.[1][2]

Adapteva는 모바일 기기 시장의 와트당 부동소수 성능 10배 향상을 목표로 2008년에 설립되었다. 제품은 에피파니 멀티 코어 다중 명령어, 다중 데이터(MIMD) 아키텍처, 2012년 9월 '모두를 위한 슈퍼컴퓨터'를 홍보하는 Paralleella Kickstarter 프로젝트를 기반으로 한다. 회사명은 "어댑트"와 자연을 뜻하는 히브리어 "테바"를 합친 것이다.

역사

Adapteva는 2008년 3월에 Andreas Oloompson에 의해 설립되었다. 이 회사는 모바일 기기 시장의 부동소자 처리 에너지 효율 10배 향상을 목표로 설립되었다. 2009년 5월, Olofsson은 대규모 병렬 멀티 코어 컴퓨터 아키텍처의 새로운 형태의 프로토타입을 가지고 있었다. 초기 프로토타입은 65nm에 구현되었으며 16개의 독립적인 마이크로프로세서 코어를 가지고 있었다. 초기 프로토타입은 Adapteva가 2009년 10월 뉴햄프셔 주 콩코드의 회사인 BittWare로부터 150만 달러의 시리즈 A 자금을 확보할 수 있게 했다.[3]

Adapteva의 첫 상용 칩 제품은 2011년 5월 초에 고객들을 대상으로 샘플링을 시작했으며, 곧 그들은 단일 칩에 최대 4,096개의 코어를 넣을 수 있는 기능을 발표했다.

Epiphany III는 2011년 10월 28nm 및 65nm 제조 공정을 사용하여 발표되었다.

상품들

Adapteva의 주요 제품군은 Epiphany 확장 가능한 멀티 코어 MIMD 아키텍처다. 에피파니 아키텍처는 단일 32비트 플랫 메모리 공간을 공유하는 최대 4,096개의 RISC 고장 마이크로프로세서를 가진 칩을 수용할 수 있다. 에피파니 아키텍처의 각 RISC 프로세서는 최대 1GHz까지 작동하는 64×32비트 통합 레지스터 파일(integer 또는 단일 정밀) 마이크로프로세서가 있고 2 GFLOPS(단일 정밀)가 가능한 슈퍼스칼라다. 에피파니의 RISC 프로세서는 단일정밀 부동소수에 최적화된 사용자 지정 명령 집합 아키텍처(ISA)를 사용하지만,[4] 표준 GNU-GCC 툴 체인을 사용하여 높은 레벨의 ANSI C에서 프로그래밍할 수 있다. 각 RISC 프로세서(구조에서 고정되지 않고 현재 구현 중)에는 32KB의 로컬 메모리가 있다. 코드(각 코어에서 중복될 가능성이 있음)와 스택 공간은 로컬 메모리에 있어야 하며, 또한 (대부분의) 임시 데이터는 최대 속도를 위해 거기에 적합해야 한다. 속도 저하의 다른 프로세서 코어 로컬 메모리 또는 훨씬 더 큰 속도 저하의 오프칩 RAM에서도 데이터를 사용할 수 있다.

메모리 아키텍처는 Sony/Toshiba/IBM Cell 프로세서와 유사하게 하드웨어 캐시의 명시적인 계층 구조를 채택하지 않고 오프칩과 코어 간 로드 및 스토어의 추가적인 이점이 지원된다(이것은 아키텍처에 소프트웨어를 포팅하는 것을 단순화한다). 분할된 글로벌 주소 공간의 하드웨어 구현이다.[citation needed]

이것은 전통적인 멀티코어 시스템의 코어 수에 실질적인 제한을 두는 복잡한 캐시 정합성 하드웨어의 필요성을 없앴다. 설계는 프로그래머가 이것을 파악하는 런타임 비용을 피하기 위해 독립적인 데이터 액세스 패턴에 대한 더 많은 사전 지식을 활용할 수 있도록 한다. 모든 프로세서 노드는 칩 상의 네트워크를 통해 연결되어 효율적인 메시지 전달이 가능하다.[5]

확장성

이 아키텍처는 거의 무한정 확장되도록 설계되었으며, 4개의 전자 링크를 통해 그리드 토폴로지에서 여러 개의 칩을 결합할 수 있어 수천 개의 코어를 가진 시스템이 가능하다.

멀티 코어 코프로세서

16-코어 Adapteva Epiphany 칩, Paralleella 싱글보드 컴퓨터에서 나온 E16G301

2012년 8월 19일, Adapteva는 Epiphany 멀티 코어 코프로세서에 대한 몇 가지 사양과 정보를 게시했다.[6]

기술 정보: E16G301[7] E64G401[8]
코어스 16 64
코어 MHz 1000 800
코어 GFLOPS 2 1.6
"섬GHz" 16 51.2
Sum GFLOPS 32 102
mm² 8.96 8.2
nm 65 28
W def. 0.9 1.4
W max. 2 2

2012년 9월, 16코어 버전인 에피파니-III(E16G301)가 65nm[9](11.5mm2, 500MHz[10] 칩)를 사용하여 생산되었고, 64코어 에피파니-IV(E64G401)의 엔지니어링 샘플은 28nm GlobalFoundries 공정(800MHz)을 사용하여 생산되었다.[11]

Epiphany 멀티 코어 아키텍처의 주요 시장은 다음과 같다.

파랄렐라 프로젝트

16코어 에피파니 칩과 Zynq-7010 FPGA가 탑재된 Paralleella 싱글보드 컴퓨터

2012년 9월, Adapteva는 "A Super Computer for everyone"으로 마케팅된 킥스타터에 Paralleella 프로젝트를 시작했다. 프로젝트에 대한 관심을 끌기 위한 캠페인의 일환으로 플랫폼에 대한 아키텍처 참조 매뉴얼이 발표되었다.[12] 최소 99달러의 기부금으로 한 달 만에 75만달러의 자금조달 목표를 달성했다. 초기 마감일은 2013년 5월로 잡혔지만, 16코어 에피파니 칩을 탑재한 최초의 싱글보드 컴퓨터가 2013년 12월에 마침내 출하되었다.[13]

보드의 크기는 86mm × 53mm (× 2.1인치 3.4인치)로 계획되어 있다.[14][15][16]

킥스타터 캠페인은 미화 89만8921달러를 모금했다.[17][18] 300만 달러의 목표 달성은 성공하지 못했기 때문에, 파랄렐라의 64코어 버전은 대량 생산되지 않을 것이다.[19] 미화 750달러 이상을 기부한 킥스타터 사용자에게는 64코어 코프로세서(웨이퍼당 50개 칩 수율의 초기 시제품 제작으로 제작)가 적용된 '병렬-64' 변종이 제공된다.[20]

Paralleella-16 마이크로 서버 Paralleella-16 데스크탑 컴퓨터 Paralleella-16 임베디드 플랫폼
사용법 헤드가 없는 이더넷 연결 서버 개인용 컴퓨터 첨단 임베디드 시스템
프로세서 듀얼 코어 32비트 ARM Cortex-NEAN이 1GHz인 A9(Zynq Z7010 칩의 일부가 Xilinx) 듀얼 코어 32비트 ARM Cortex-NEAN이 1GHz인 A9(Zynq Z7020 칩의 일부분
코프로세서 16코어 에피파니 III 멀티코어 액셀러레이터(E16)
기억력 1GB DDR3L 램
이더넷 10/100/1000
유에스비 해당 없음 USB 2.0 2배(USB 2.0 HS 및 USB OTG)
디스플레이 해당 없음 HDMI
저장 16GB 마이크로SD
팽창 해당 없음 eLink 2개 + GPIO 24개 eLink 2개 + GPIO 24개
FPGA 28K 프로그램 가능 논리 셀
프로그램 가능한 DSP 조각 80개 		80K 프로그래밍 가능한 논리 셀
220개의 프로그램 가능한 DSP 조각
무게 36g(1.3온스) 38 g(1.3 oz)
크기 3.5 in × 2.1 in × 0.625 in (88.9 mm × 53.3 mm × 15.9 mm)
SKU P1600-DK-xx P1601-DK-xx P1602-DK-xx
HTS 코드 8471.41.0150
힘 USB 전원(2.5W) 또는 5V DC(155W)

에피파니 5세

2016년까지 동사는 대형 로컬 스토어(64KB), 64비트 어드레싱, 이중 정밀 부동소수점 산술 또는 SIMD 단일정밀, 16nm 공정 노드에서 구현된 64비트 정수 지침 등 1024 코어 64비트 아키텍처의 모델을 개발했다.[21] 이 설계에는 심층 학습 및 암호화를 위한 지침 집합의 개선사항이 포함되었다. 2017년 7월, Adapteva의 설립자는 DARPA MTO 프로그램 매니저가[22] 되었고, 에피파니 V가 상용 제품으로 출시되기 위해 "비슷한" 제품이라고 발표했다.[23]

퍼포먼스

E16는 주현절 기간 동안엔 chips[24]과 최근의 Parallella 위원회 원성능(한 예로, 크레이-2S1는 편지 –에 첫번째 슈퍼 컴퓨터 1976년에 80MFLOPS의 최고의 성능을 가지고 있습니다, 그리고 그 후계자는 크레이-2S21985년에 1.9GFLOPS의 최대 성과를 기록한 –)면에서 많은 역사적인 슈퍼 컴퓨터들에, 그리고 확실히로 사용할 수 있는 비교할 수 있다.파암호 개발을 주장하다 슈퍼컴퓨터(메시지 패스 및 NUMA)와 건축적으로 유사한 점은 기존의 SMP 기계에 비해 파랄렐라를 잠재적으로 유용한 개발 시스템으로 만든다.[citation needed]

중요한 점은 5 W의 전력 엔벨롭과 칩 다이 공간의 GFLOPS/mm2 측면에서 현재의 E16 Epiphany 칩은 단순히 당혹스러울 정도로 평행한 GPU 작업에 적용할 수 있는 아키텍처와 함께 현재[when?] 사용 가능한 그 어떤 것보다 훨씬 더 많은 성능을 제공한다는 것이다.[citation needed] (예를 들어, 그것은 많은 동시적이고 완전히 독립된 상태에서 배우 모델을 실행할 수 있을 것이다.) GPU처럼 임시 메모리에 버퍼를 만들지 않고도 칩(FPGA나 기타 ASIC)에서 직접 데이터를 공급받을 수 있는 DSP와 같은 작업에도 적합해 로봇 등 지능형 센서 애플리케이션에 이상적이다. 또한 아키텍처는 Parallela 보드를 고속 칩 간 'eMesh' 상호연결로 클러스터로 결합하여 코어의 논리적 그리드를 확장(거의 무제한 확장 잠재력 생성)할 수 있게 한다.[citation needed]

The 16-core Parallella has roughly 5.0 GFLOPs/W, and the 64-core Epiphany-IV made with 28 nm estimated as 50 GFLOPs/W (single-precision),[25] and 32-board system based on them has 15 GFLOPS/W.[26] For comparison, top GPUs from AMD and Nvidia reached 10 GFLOPs/W for single-precision in 2009–2011 timeframe.[27]

참고 항목

참조

  1. ^ Clark, Don (May 3, 2011). "Startup Has Big Plans for Tiny Chip Technology". Wall Street Journal. Retrieved May 3, 2011.
  2. ^ "IBM은 킬로코어 기술이 오늘날의 모바일 프로세서를 능가할 것이라고 말한다." 톰스 하드웨어, 2006년
  3. ^ "From RTL to GDSII in Just Six Weeks". EETimes (via Wayback Machine). 2010. Archived from the original on December 9, 2010. Retrieved October 26, 2010.
  4. ^ "Epiphany Architecture Reference Manual". Archived from the original on October 9, 2012.
  5. ^ "Startup Launches Manycore Floating Point Acceleration Technology". HPCWire. 2011. Retrieved May 3, 2011.
  6. ^ "Epiphany Multicore IP. Example Configurations". August 19, 2012.
  7. ^ Epiphany-III 16 코어 65nm 마이크로프로세서(E16G301) // admin(2012년 8월 19일)
  8. ^ Epiphany-IV 64-core 28nm 마이크로프로세서(E64G401) // admin(2012년 8월 19일)
  9. ^ 실리콘 장치 // Adapteva
  10. ^ 린리 그웬나프, 어댑테바: 더 많은 플롭, 더 적은 와트. Epiphany, 모바일 프로세서를 위한 부동 소수점 가속기 제공. // 마이크로프로세서 보고서, 2011년 6월
  11. ^ Michael Feldman, Adapteva, 64-Core Chip // HPCWire 공개
  12. ^ 안드레아스 올로프슨, 에피파니 문서 공개
  13. ^ 업데이트 #46: 최초의 Paralleella 사용자가 만든 비디오
  14. ^ Rick Meritt, Adapteva Kickstarts 100달러짜리 슈퍼컴퓨터 // EETimes, 2012년 9월 27일
  15. ^ Parallella - Supercomputing for Everyone (slidecast). Adapteva founder & CEO Andreas Olofsson. September 28, 2012.
  16. ^ Parallela: Adapteva의 모든 사람을 위한 슈퍼컴퓨터, 킥스타터의 프로젝트 페이지
  17. ^ Paralleella: Adapteva에 의한 모든 사람을 위한 슈퍼 컴퓨터 // Kickstarter 프로젝트
  18. ^ Hiawatha Bray, Adapteva는 Kickstarter의 도움으로 효율적이고 값싼 마이크로칩을 만든다. '크라우드 펀딩'은 작고 빠른 컴퓨터를 생산에 더 가깝게/ 보스턴 글로브, 2012년 12월 2일
  19. ^ Andrew Back, 2015년 11월 17일, 2013년 1월 24일, Wayback Machine, Linux.com에서 보관된 99달러의 리눅스 슈퍼컴퓨터 소개: "199달러 이상의 비용이 16코어 장치로 적어도 하나의 보드로 보상된다. ... 16코어 Epiphany 칩은 26개의 GFLOPS의 성능을 제공하며 전체 Paralleella 컴퓨터가 5와트밖에 소비하지 않는다."
  20. ^ 현재 제공되는 64코어 버전의 Paralleella 보드! // 2012년 10월 25일 Kickstarter에서 열린 Adapteva 블로그: "Epiphany-IV(64+2) 코어 Paralleella 보드는 750달러 이상의 공약으로 제공될 것이다. … 이러한 초기 프로토타입 실행 시 웨이퍼당 50명만 죽는다는 사실. 웨이퍼 가격과 수율을 28nm로 공개할 수는 없다고 말했다.
  21. ^ "epiphany v announcement".
  22. ^ Olofsson, Andreas (March 11, 2017). "Mr. Andreas Olofsson". DARPA. Retrieved December 16, 2018.
  23. ^ Olofsson, Andreas (July 9, 2017). "Adapteva Status Update". Adapteva Blog. Archived from the original on April 23, 2018. Retrieved December 16, 2018.
  24. ^ Andreas Olofsson (July 14, 2014). "New Parallella Product Offerings". Parallella Blog. Retrieved September 3, 2014.
  25. ^ Feldman, Michael (August 22, 2012). "Adapteva Unveils 64-Core Chip". HPCWire. Retrieved September 3, 2014.
  26. ^ "Adapteva Reveals A-1 Supercomputing Platform at ISC14". HPCWire, press-release of Adapteva. June 23, 2014. Retrieved September 3, 2014.
  27. ^ "CPU, GPU and MIC Hardware Characteristics over Time. Raw Compute Performance - Comparison of GFLOP/sec per Watt for single precision arithmetics. Higher is better". Karl Rupp. June 24, 2013. Retrieved September 3, 2014.

추가 읽기

외부 링크