NMOS 논리

NMOS logic

N형 금속 산화물 반도체 로직은 N형(-) MOSFET(금속 산화물 반도체 전계효과 트랜지스터)를 사용하여 로직 게이트 및 기타 디지털 회로를 구현합니다.이러한 nMOS 트랜지스터는 p형 트랜지스터 본체에 반전층을 형성하여 동작합니다.n채널이라고 불리는 이 반전층은 n형 "소스"와 "드레인" 단자 사이에서 전자를 전도할 수 있습니다.n채널은 게이트라고 불리는 세 번째 단자에 전압을 인가하여 생성됩니다.다른 MOSFET와 마찬가지로 nMOS 트랜지스터에는 컷오프(또는 서브임계값), 3극, 포화(액티브라고도 함) 및 속도 포화의 4가지 작동 모드가 있습니다.

개요

MOS는 금속 산화물 반도체(metal-oxide-semiconductor)의 약자로, 주로 1970년대 이전에 금속 게이트(일반적으로 알루미늄)를 사용하여 MOS 트랜지스터가 원래 제조된 방식을 반영합니다.그러나 1970년경부터 대부분의 MOS 회로는 Fairchild Semiconductor의 Federico Faggin이 최초로 개발한 기술인 다결정 실리콘으로 만든 자기 정렬 게이트를 사용해 왔다.고성능 마이크로프로세서와 같은 특정 유형의 고속 회로에 금속 게이트(Al 또는 Cu)가 2000년대 초에 다시 나타나기 시작했지만, 이러한 실리콘 게이트는 여전히 대부분의 유형의 MOSFET 기반 집적 회로에 사용됩니다.

MOSFET는 논리 게이트 출력과 음의 공급 전압(일반적으로 접지) 사이의 이른바 "풀다운 네트워크"(PDN)로 배열되는 n형 증강 모드 트랜지스터입니다.풀업(즉, 저항으로 생각할 수 있는 "로드")은 양의 공급 전압과 각 로직 게이트 출력 사이에 배치됩니다.논리 인버터를 포함한 논리 게이트는 병렬 및/또는 직렬 회로의 네트워크를 설계함으로써 구현될 수 있으며, 부울 입력값의 특정 조합에 대한 원하는 출력이 0(또는 거짓)이면 PDN이 활성화되며, 이는 적어도 1개의 트랜지스터가 음의 공급 사이에 전류 경로를 허용한다는 것을 의미한다.및 출력입니다.이로 인해 부하에 걸쳐 전압 강하가 발생하여 출력 시 0을 나타내는 저전압이 발생합니다.

R 풀링 회로는 GND에 OUT하는 반전 NOR 게이트와 같이 작동합니다.

예를 들어, 개략적인 NMOS에서 구현된 NOR 게이트가 여기에 있습니다. 입력 A 또는 입력 B 중 하나가 높으면(논리 1, = True), 각 MOS 트랜지스터는 출력과 음극 전원 사이에서 매우 낮은 저항으로 작용하여(논리 0, = False) 출력을 강제적으로 낮춥니다.A와 B가 모두 높으면 두 트랜지스터 모두 전도성이므로 접지 저항 경로가 훨씬 더 낮아집니다.출력이 높은 유일한 경우는 두 트랜지스터가 모두 꺼진 경우입니다. 이 경우 A와 B가 모두 낮을 때만 발생하므로 NOR 게이트의 참표(true table)를 충족할 수 있습니다.

A B ANOR B
0 0 1
0 1 0
1 0 0
1 1 0

MOSFET는 저항으로 동작시킬 수 있으므로 전체 회로는 n채널 MOSFET로만 만들 수 있습니다.NMOS 회로는 로우에서 하이로의 이행이 느립니다.하이에서 로우로 전환할 때 트랜지스터는 저저항을 제공하며 출력의 용량성 전하가 매우 빠르게 방전됩니다(매우 낮은 저항을 통해 캐패시터를 방전하는 것과 유사).그러나 출력과 양의 공급 레일 사이의 저항이 훨씬 크기 때문에 로우에서 하이로 전환하는 데 시간이 오래 걸립니다(고가의 저항을 통해 캐패시터를 충전하는 것과 유사).값이 낮은 저항을 사용하면 처리 속도가 빨라지지만 정적 전력 손실도 증가합니다.그러나 게이트를 더 빠르게 만드는 더 좋은(그리고 가장 일반적인) 방법은 확장 모드 트랜지스터 대신 고갈 모드 트랜지스터를 부하로 사용하는 것입니다.이를 고갈 로드 NMOS 로직이라고 합니다.

수년 동안 NMOS 회로는 훨씬 더 느린 P 채널 트랜지스터를 사용해야 했던 동등한 PMOS 및 CMOS 회로보다 훨씬 빨랐습니다.또한 CMOS가 p기판의 특수 n웰에 p채널 트랜지스터를 구현해야 하기 때문에 CMOS보다 NMOS 제조가 더 쉬웠다.NMOS(및 다른 대부분의 로직 패밀리)의 주요 단점은 출력이 안정된 상태(NMOS의 경우 낮음)에서도 DC 전류가 로직 게이트를 통과해야 한다는 것입니다.즉, 정적인 전력 소실을 의미합니다. 즉, 회로가 전환되지 않은 경우에도 전력 소모가 발생합니다.현대의 고속 고밀도 CMOS 회로(마이크로프로세서 등)에서도 같은 상황이 발생하는데, 이는 바이어스가 아닌 누출에 의한 것입니다.단, ASIC, SRAM 등에 사용되는 오래된 스태틱 CMOS 회선이나 저속 스태틱 CMOS 회선의 소비전력은 일반적으로 매우 낮습니다.

또한 DTL, TTL, ECL 등과 마찬가지로 비대칭 입력 로직레벨에 의해 NMOS 및 PMOS 회로가 CMOS보다 노이즈의 영향을 받기 쉬워집니다.이러한 단점은 CMOS 로직이 마이크로프로세서와 같은 대부분의 고속 디지털 회로에서 이러한 유형의 대부분을 대체한 이유입니다(CMOS는 바이폴라 트랜지스터로 구축된 로직 게이트에 비해 원래 속도가 매우 느렸음에도 불구하고).

역사

다음 항목도 참조하십시오.고갈 부하 NMOS 로직의 이력 및 배경

MOSFET는 이집트 엔지니어 모하메드 M에 의해 발명되었다. 1959년 벨연구소에서 아탈라와 한국인 엔지니어 다원캉이 시연했다.[1]이들은 PMOS와 NMOS 디바이스를 모두 20µm 프로세스로 제작했습니다.그러나 NMOS 디바이스는 실용적이지 않았고 PMOS 타입만이 실용적인 [2]디바이스였습니다.

1965년 Fairchild Semiconductor의 Chi-Tang Sah, Otto Leistiko 및 A.S. Grove는 채널 길이가 8 ~ 65 [3]µm인 여러 NMOS 장치를 제작했습니다.IBM의 Dale L. Critchlow와 Robert H. Dennard도 1960년대에 NMOS 장치를 제작했습니다.최초의 IBM NMOS 제품은 1kb의 데이터와 50-100ns의 액세스 시간을 가진 메모리 칩으로 1970년대 초에 대규모 제조에 들어갔습니다.이로 인해 1970년대에 [4]MOS 반도체 메모리는 이전의 바이폴라 및 페라이트 코어 메모리 기술을 대체하게 되었습니다.

1970년대 초 최초의 마이크로프로세서는 초기 마이크로프로세서 산업을 [5]지배했던 PMOS 프로세서였습니다.1973년, NEC의 μCOM-4는 NEC LSI 팀에 의해 제조된 초기 NMOS 마이크로프로세서였으며,[6][7] 스즈키 소히치가 이끄는 연구원 5명으로 구성되었다.1970년대 후반에는 NMOS 마이크로프로세서가 PMOS 프로세서를 [5]추월했습니다.CMOS 마이크로프로세서는 [5][8][9]1975년에 도입되었다.그러나 CMOS 프로세서는 [5]1980년대까지 우세하지 않았습니다.

CMOS는 처음에 NMOS 논리보다 느리므로 1970년대에 [10]NMOS는 컴퓨터에 더 널리 사용되었다.인텔 5101 (1KB SRAM) CMOS 메모리 칩(1974)의 액세스 시간은 800 [11][12]ns였지만, 그 당시 가장 빠른 NMOS 칩인 인텔 2147 (4KB SRAM) HMOS 메모리 칩(1976)의 액세스 시간은 55/70 [10][12]ns였습니다.1978년 마스하라 토시아키가 이끄는 히타치 연구팀은 3μm [10][13]공정으로 제조된 HM6147(4kb SRAM) 메모리 칩을 갖춘 트윈웰 Hi-CMOS 공정을 도입했다.Hitachi HM6147 칩은 인텔 2147 HMOS 칩의 퍼포먼스(55/70 ns 액세스)에 필적할 수 있었습니다.또, HM6147 칩은 2147(110 mA)보다 소비 전력(15 mA)이 큰폭으로 적었습니다.비슷한 성능과 훨씬 적은 전력 소비로 인해,[10] 트윈웰 CMOS 공정은 결국 1980년대에 NMOS를 제치고 컴퓨터를 위한 가장 일반적인 반도체 제조 공정으로 자리잡았습니다.

1980년대에 CMOS 마이크로프로세서는 NMOS 마이크로프로세서를 [5]앞질렀다.

「 」를 참조해 주세요.

  • PMOS 논리
  • 고갈 부하 NMOS 논리(HMOS(High Density, Short Channel MOS), HMOS-II, HMOS-II 등)1970년대 후반 인텔에 의해 개발되어 오랜 세월 동안 사용된 고갈 부하 NMOS 논리회로의 고성능 제조 프로세스 패밀리.CHMOS, CHMOS-II, CHMOS-II 등의 CMOS 제조 공정은 이러한 NMOS 공정에서 직접 파생되었습니다.

레퍼런스

  1. ^ "1960 - Metal Oxide Semiconductor (MOS) Transistor Demonstrated". The Silicon Engine. Computer History Museum.
  2. ^ Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. pp. 321–3. ISBN 9783540342588.
  3. ^ Sah, Chih-Tang; Leistiko, Otto; Grove, A. S. (May 1965). "Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces". IEEE Transactions on Electron Devices. 12 (5): 248–254. Bibcode:1965ITED...12..248L. doi:10.1109/T-ED.1965.15489.
  4. ^ Critchlow, D. L. (2007). "Recollections on MOSFET Scaling". IEEE Solid-State Circuits Society Newsletter. 12 (1): 19–22. doi:10.1109/N-SSC.2007.4785536.
  5. ^ a b c d e Kuhn, Kelin (2018). "CMOS and Beyond CMOS: Scaling Challenges". High Mobility Materials for CMOS Applications. Woodhead Publishing. p. 1. ISBN 9780081020623.
  6. ^ "1970s: Development and evolution of microprocessors" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  7. ^ "NEC 751 (uCOM-4)". The Antique Chip Collector's Page. Archived from the original on 2011-05-25. Retrieved 2010-06-11.
  8. ^ Cushman, Robert H. (20 September 1975). "2-1/2-generation μP's-$10 parts that perform like low-end mini's" (PDF). EDN. Archived from the original (PDF) on 24 April 2016. Retrieved 15 September 2019.
  9. ^ "CDP 1800 μP Commercially available" (PDF). Microcomputer Digest. 2 (4): 1–3. October 1975.
  10. ^ a b c d "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor History Museum of Japan. Archived from the original (PDF) on 5 July 2019. Retrieved 5 July 2019.
  11. ^ "Silicon Gate MOS 2102A". Intel. Retrieved 27 June 2019.
  12. ^ a b "A chronological list of Intel products. The products are sorted by date" (PDF). Intel museum. Intel Corporation. July 2005. Archived from the original (PDF) on August 9, 2007. Retrieved July 31, 2007.
  13. ^ Masuhara, Toshiaki; Minato, O.; Sasaki, T.; Sakai, Y.; Kubo, M.; Yasui, T. (1978). A high-speed, low-power Hi-CMOS 4K static RAM. 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XXI. pp. 110–111. doi:10.1109/ISSCC.1978.1155749.

외부 링크

  • Wikimedia Commons의 MOS 관련 미디어