레지스터-메모리 아키텍처

Register–memory architecture

레지스터-메모리 아키텍처(register-memory architecture)는 컴퓨터 공학에서 레지스터뿐만 아니라 메모리에서 작업을 수행할 수 있는 명령 집합 아키텍처입니다.[1] 아키텍처가 모든 피연산자를 메모리에 포함하거나 레지스터에 포함하거나 조합할 수 있도록 허용하는 경우 이를 "레지스터 플러스 메모리" 아키텍처라고 합니다.[1]

레지스터-메모리 접근법에서 ADD 연산과 같은 연산을 위한 피연산자들 중 하나는 메모리에 있고 다른 하나는 레지스터에 있을 수 있습니다. 이것은 로드 스토어 아키텍처(MIPS와 같은 RISC 설계에서 사용됨)와 다릅니다. ADD 작업을 위해 두 피연산자가 모두 ADD 이전에 레지스터에 있어야 합니다.[1]

레지스터 메모리 아키텍처의 예로는 인텔 x86이 있습니다.[1] 레지스터와 메모리 아키텍처의 예는 다음과 같습니다.

  • 메모리 간 고정 소수점 소수점 산술 연산을 지원하지만 이진 정수나 부동 소수점 산술 연산은 지원하지 않는 IBM System/360 및 그 후속 제품;[2][3][4]
  • 이진 정수 및 부동 소수점 산술을 위한 메모리 또는 레지스터 소스 및 대상 피연산자를 지원하는 [5]VAX;
  • Motorola 68000 시리즈는 메모리 소스 또는 대상으로는 정수 연산을 지원하지만 메모리 소스 및 대상으로는 지원하지 않습니다.[6]

참고 항목

참고문헌

  1. ^ a b c d Michael J. Flynn (1995). Computer architecture: pipelined and parallel processor design. pp. 9–12. ISBN 0867202041.
  2. ^ IBM System/360 Principles of Operation (PDF). IBM. September 1968. A22-6821-7.
  3. ^ IBM Enterprise Systems Architecture/370 Principles of Operation (PDF). IBM. August 1988. SA22-7200-0.
  4. ^ z/Architecture Principles of Operation (PDF). IBM. September 2017. SA22-7832-11.
  5. ^ VAX Architecture Reference Manual (PDF). Digital Equipment Corporation. 1987. EY-3459E-DP.
  6. ^ MC68020 32-Bit Microprocessor User's Manual (PDF). Motorola. 1984. MC68020UM[ADI).