명령당 사이클 수

이 글은 검증을 위해 추가 인용문이 필요합니다. 신뢰할 수 있는 출처에 인용문을 추가하여 이 기사를 개선하는 데 도움을 주십시오. 조달되지 않은 자재는 제거될 수 있습니다.출처 : '교시당 주기'– 뉴스 · 신문 · 서적 · 학자 · JSTOR (2009년 12월) (이 템플릿 메시지 삭제 방법 및 삭제 시기 확인)

컴퓨터 아키텍처에서 명령당 사이클(명령당 클럭 사이클, 명령당 클럭 사이클 또는 CPI)은 프로세서 성능의 한 측면으로 프로그램 또는 프로그램 ^[1]조각의 명령당 평균 클럭 사이클 수입니다.사이클당 명령의 곱셈 역수입니다.

정의.

특정 프로세스에서 명령당 사이클의 평균은 다음과 같이 정의됩니다.

${\displaystyle CPI=sigma_{i}(IC_{i})(CC_{i})}{IC}}}$

${\displaystyle {}_{}}$서 I ${\displaystyle C_{}}$i({$displaystyle IC_{i$})는$$ 특정 명령 $유형{\displaystyle }$i({$displaystyle$i$\})$의 명령 수입니다. C $({$})는 해당 명령 유형의 클럭 사이클이며, I ${\displaystyle C}$ $=$ ${\displaystyle {\delta }_{}}$i$({displaystyle$ IC=\$Sigma(I)$_I$)$는 {i}입니다$.$이 합계는 특정 벤치마크 프로세스의 모든 명령 유형을 합산한 것입니다.

설명.

다음의 5개의 스테이지로 이루어진, 종래의 RISC 파이프라인을 상정합니다.

1. 명령 페치 사이클(IF).
2. 명령 디코드/레지스터 페치 사이클(ID).
3. 실행/유효 주소 주기(EX).
4. 메모리 액세스(MEM).
5. 라이트백 사이클(WB).

각 스테이지에는 1개의 클럭 사이클이 필요하며 명령은 순서대로 스테이지 사이를 통과합니다.파이프라이닝이 없는 멀티사이클 프로세서에서는 이전 명령이 5단계에서 완료된 후에만 1단계에서 새 명령이 가져오기 때문에 명령을 실행하는 데 걸리는 클럭 사이클 수는 5개입니다(CPI = 5 > 1).이 경우, 프로세서는 서브 레벨이라고 불립니다.파이프라이닝에서는 명령 수준의 병렬성을 이용하여 클럭 사이클마다 새로운 명령을 가져옵니다.따라서 이론적으로 5개의 파이프라인 스테이지에서 동시에 5개의 명령(스테이지당 1개의 명령)을 가질 수 있기 때문에 다른 명령은 모든 클럭 사이클과 평균 클럭 사이클 수 i에서 스테이지 5를 완료합니다.명령 실행에 걸리는 시간은 1(CPI = 1)입니다.이 경우 프로세서는 스칼라라고 불립니다.

싱글 이그제큐션 유닛프로세서의 경우 달성 가능한 최고의 CPI는 1입니다.다만, 멀티 Execution Unit 프로세서를 사용하면, 한층 더 높은 CPI치(CPI< 1)를 얻을 수 있습니다.이 경우 프로세서는 슈퍼스칼라라고 불립니다.파이프라인 없이 더 나은 CPI 값을 얻으려면 실행 단위 수가 단계 수보다 커야 합니다.예를 들어, 6개의 실행 유닛을 사용하는 경우, 6개의 새로운 명령이 스테이지 5에서 종료된 후에만 스테이지 1에서 가져오기되므로, 명령 실행에 걸리는 클럭 사이클의 수는 평균 5/6(CPI = 5/6 < 1)입니다.파이프라인으로 더 나은 CPI 값을 얻으려면 최소 두 개의 실행 단위가 있어야 합니다.예를 들어, 2개의 실행 유닛에서는 명령 수준의 병렬화를 이용하여 클럭 사이클마다 2개의 새로운 명령을 가져옵니다.따라서 두 개의 다른 명령은 모든 클럭 사이클에서 5단계를 완료하며 명령 실행에 걸리는 클럭 사이클 수는 평균 1/2입니다(CPI = 1/2 < 01).

예

예 1

멀티 사이클 MIPS에는 다음 5가지 유형의 명령이 있습니다.

• 로드(5사이클)
• 스토어(4사이클)
• R타입(4사이클)
• 지점(3사이클)
• 점프(3사이클)

프로그램에 다음이 있는 경우:

• 50% 로드 명령
• 25% 스토어 설명
• 15% R형 명령어
• 8 % 브랜치 명령
• 2% 점프 명령

CPI는 다음과 같습니다.

${\displaystyle\text{C}PI}}=440 frac {5\times 50+4\times 25+4\times 15+3\times 8+3\times 2){100}=4.4}$

예 2

^[2] 400MHz 프로세서를 사용하여 다음과 같은 명령 혼합 및 클럭 사이클 카운트를 사용하여 벤치마크 프로그램을 실행하였습니다.

명령 유형	명령수	클럭 사이클 카운트
정수 산술	45000	1
data 전송	32000	2
부동 소수점	15000	2
제어 전송	8000	2

이 프로그램의 유효 CPI, MIPS(Millions of Instructions per second) 레이트 및 실행 시간을 결정합니다.

${\displaystyle\text{C}PI}} = flac {45000 \ times 1 + 32000 \ times 2 + 15000 \ times 2 + 8000 \ times 2 } { 100000 } = flac { flac } { 100000 = 1.55 }$

$\displaystyle 400,\text{MHz}=400,000,{\text{Hz}}$

이후: ${\displaystyle \text{MIPS}1}$1 / ${\displaystyle \text{CPI}}$\ $displaystyle$\$text${$M$$IPS}}\propto 1/{\text{C$$}$$PI}}$ 및$$ ${\displaystyle \text{MIPS}\text{µ 클럭}}$ 주파수$(\displaystyle\$text{$M$}$IPS}\propto {text {clock frequency}$

${\displaystyle {\text {효율적인 프로세서 퍼포먼스}} = 텍스트 {M}IPS} = flac {text {clock frequency} {\text {C}PI}}\times {1}{\text {100만}}$${\displaystyle = flac {400,000} {1.55\times 10000} = flac {400} {1.55} = 258, {\text{M}IPS}}}$

그 때문에,

$디스플레이 스타일실행시간}}(T)=문장{C}PI}}\time {text}명령 수}}\text{clock time}=clack{\text{C}PI}}\time {text}명령 수}}}{\text{frequency}}}}$${\displaystyle = times 100000} {400\times 10000} = timesfrac { 1.55} {times} = 0.0003875, {\text{ms}}$

「 」를 참조해 주세요.

• 사이클/초(Hz)
• 사이클당 명령(IPC)
• 명령/초(IPS)
• 메가헤르츠 신화
• MIPS
• 벤치마크 기사는 이 주제에 관심이 있는 독자들에게 컴퓨터 성능 측정에 대한 유용한 소개를 제공합니다.

레퍼런스