디지털 신호 프로세서

Digital signal processor
기타 효과 유닛에 있는 TMS320 디지털 신호 프로세서 칩.위에 수정 발진기를 볼 수 있습니다.
1990년의 NeXTcube는 Motorola 68040(25MHz)과 25MHz의 디지털 신호 프로세서 Motorola 56001을 탑재하여 인터페이스를 통해 직접 액세스할 수 있었습니다.

DSP(Digital Signal Processor)는 특수 마이크로프로세서 칩으로, 디지털 [1]: 104–107 [2]신호 처리의 운용 요구에 최적화되어 있습니다.DSP는 MOS 집적회로 [3][4]칩으로 제작됩니다.오디오 신호 처리, 통신, 디지털 화상 처리, 레이더, 음파 탐지 및 음성 인식 시스템 및 휴대 전화, 디스크 드라이브, HDTV([3]HDTV) 제품과 같은 일반적인 소비자 전자 장치에 널리 사용됩니다.

DSP의 목적은 일반적으로 연속적인 실제 아날로그 신호를 측정, 필터링 또는 압축하는 것입니다.대부분의 범용 마이크로프로세서는 디지털 신호 처리 알고리즘을 성공적으로 실행할 수 있지만, 이러한 처리를 실시간으로 지속적으로 따라가지 못할 수도 있습니다.또한 전용 DSP는 일반적으로 전력 효율이 우수하기 때문에 전력 소비 [5]제약으로 인해 휴대 전화와 같은 휴대 기기에 더 적합합니다.DSP는 여러 데이터 또는 명령을 동시에 가져올 수 있는 특수한 메모리 아키텍처를 사용하는 경우가 많습니다.또한 DSP는 데이터 압축 기술을 구현하는 경우가 많은데, 특히 DSP에서 널리 사용되는 압축 기술이 이산 코사인 변환(DCT)입니다.

개요

전형적인 디지털 처리 시스템

Digital Signal Processing(DSP; 디지털 신호 처리) 알고리즘에서는 일반적으로 일련의 데이터 샘플에 대해 다수의 수학적 연산을 신속하고 반복적으로 수행해야 합니다.신호(아마도 오디오 또는 비디오 센서에서)는 아날로그에서 디지털로 끊임없이 변환되고 디지털로 조작된 후 아날로그 형식으로 다시 변환됩니다.많은 DSP 애플리케이션에는 지연에 대한 제약이 있습니다.즉, 시스템이 동작하려면 일정 시간 내에 DSP 작업을 완료해야 하며 지연(또는 배치) 처리가 불가능합니다.

대부분의 범용 마이크로프로세서와 운영체제는 DSP 알고리즘을 정상적으로 실행할 수 있지만 전력 효율의 [5]제약으로 인해 휴대 전화나 PDA와 같은 휴대용 기기에서는 사용할 수 없습니다.그러나 전문 DSP는 성능이 향상되고 대기 시간이 단축되며 전문 냉각 또는 대용량 [citation needed]배터리를 필요로 하지 않는 저비용 솔루션을 제공하는 경향이 있습니다.

이러한 성능 향상에 따라 상용 통신 위성에 디지털 신호 처리가 도입되어 업링크된 신호를 수신 및 처리하고 다운링크를 준비하기 위해 수백 또는 수천 개의 아날로그 필터, 스위치, 주파수 변환기 등이 요구되며 전용 DSP로 대체될 수 있습니다.위성 무게, 전력 소비량, 복잡성/건설 비용, 신뢰성 및 운용 유연성에 큰 이점이 있습니다.예를 들어, 2018년에 발사된 운영업체 SES의 SES-12와 SES-14 위성은 모두 Airbus Defense와 Space에 의해 제작되었으며,[6] 용량의 25%가 DSP를 사용한다.

DSP의 아키텍처는 특히 디지털 신호 처리에 최적화되어 있습니다.신호처리가 시스템의 유일한 작업이 되는 경우는 거의 없기 때문에 대부분은 애플리케이션 프로세서 또는 마이크로 컨트롤러로서 일부 기능을 지원합니다.DSP 알고리즘을 최적화하기 위한 몇 가지 유용한 기능을 다음에 나타냅니다.

아키텍처

소프트웨어 아키텍처

범용 프로세서의 표준으로 보면 DSP 명령어 세트는 종종 매우 불규칙합니다.기존 명령어 세트는 보다 다양한 연산을 실행할 수 있는 보다 일반적인 명령어로 구성되어 있지만 디지털 신호 처리에 최적화된 명령어 세트는 일반적인 수학적 연산을 위한 명령어를 포함하고 있습니다.DSP 계산에 자주 사용됩니다.기존 명령 집합과 DSP에 최적화된 명령 집합 모두 임의 작업을 계산할 수 있지만 ARM 또는 x86 명령이 여러 개 필요한 작업은 DSP에 최적화된 명령 집합에서 하나의 명령만 필요할 수 있습니다.

소프트웨어 아키텍처의 한 가지 의미는 수작업으로 최적화된 어셈블리 코드 루틴(어셈블리 프로그램)이 필수 알고리즘을 처리하기 위해 고급 컴파일러 기술에 의존하는 대신 재사용을 위해 일반적으로 라이브러리에 패키지된다는 것입니다.최신 컴파일러 최적화에도 불구하고 수작업으로 최적화된 어셈블리 코드는 보다 효율적이며 DSP 계산에 관련된 많은 일반적인 알고리즘은 아키텍처 최적화를 최대한 활용하기 위해 수작업으로 작성됩니다.

명령어 세트

  • multiply – accumulates (MAC, fused multiply - add, FMA) 연산
  • 관련 절차:
  • FFT 상호 참조용 링 버퍼 및 비트 반전 주소 지정 모드에서 모듈로 주소 지정을 위한 전문 지침
  • DSP는 시간 고정 부호화를 사용하여 하드웨어를 단순화하고 코딩 효율을 높일 수 [citation needed]있습니다.
  • 복수의 연산 유닛에서는 명령 사이클당 여러 액세스를 지원하는 메모리 아키텍처가 필요할 수 있습니다.일반적으로 2개의 개별 데이터 버스에서 2개의 데이터 값을 읽고 다음 명령(명령 캐시 또는 제3의 프로그램 메모리)[7][8][9][10]을 동시에 실행할 수 있습니다.
  • 특수 루프 제어(예: 제로 오버헤드루프[11][12] 및 하드웨어 루프버퍼 [13][14]등 명령어 가져오기 또는 종료 테스트에 오버헤드 없이 매우 엄격한 루프에서 몇 개의 명령어를 실행할 수 있는 아키텍처 지원).

data 명령어

  • 오버플로우를 생성하는 작업이 레지스터를 감싸지 않고 유지할 수 있는 최대값(또는 최소값)으로 누적되는 포화도 산술(maximum+1은 많은 범용 CPU에서처럼 최소값으로 오버플로하지 않고 대신 최대값으로 유지됩니다).경우에 따라서는 다양한 스틱비트 동작 모드를 사용할 수 있습니다.
  • 고정 소수점 산술은 산술 처리 속도를 높이기 위해 자주 사용됩니다.
  • 파이프라인의 이점을 높이기 위한 단일 사이클 운영

프로그램 흐름

하드웨어 아키텍처

엔지니어링에서 하드웨어 아키텍처는 시스템의 물리적 구성요소와 그 상호 관계를 식별하는 것을 말합니다.하드웨어 설계 모델이라고 불리는 이 설명을 통해 하드웨어 설계자는 자신의 컴포넌트가 시스템 아키텍처에 어떻게 적합한지 이해할 수 있으며 소프트웨어 개발 및 통합에 필요한 중요한 정보를 소프트웨어 컴포넌트 설계자에게 제공합니다.하드웨어 아키텍처의 명확한 정의를 통해 다양한 기존 엔지니어링 분야(전기 및 기계 엔지니어링 등)가 보다 효과적으로 연계하여 새로운 기계, 디바이스 및 컴포넌트를 개발하고 제조할 수 있습니다.

하드웨어는 컴퓨터 엔지니어링 업계에서 (전자 컴퓨터)하드웨어와 그 하드웨어에서 실행되는 소프트웨어를 명확하게 구별하기 위해 사용되는 표현이기도 합니다.그러나 자동화 및 소프트웨어 엔지니어링 분야에서는 하드웨어가 단순히 어떤 종류의 컴퓨터일 필요는 없습니다.현대 자동차는 아폴로 우주선보다 훨씬 더 많은 소프트웨어를 작동시킨다.또한, 최신 항공기는 표준 컴퓨터 하드웨어와 IC 배선 논리 게이트, 아날로그 및 하이브리드 장치, 기타 디지털 부품과 같은 특수 하드웨어 부품에 내장 및 배포된 수천만 개의 컴퓨터 명령을 항공기 전체에 실행하지 않고 작동할 수 없다.컴퓨터, 개인 디지털 보조 장치(PDA), 휴대전화, 외과 기구, 위성 및 잠수함을 포함한 광범위한 애플리케이션에서 개별 물리적 구성 요소가 어떻게 결합되어 복잡한 시스템을 형성하는지를 효과적으로 모델링해야 하는 필요성이 중요하다.

메모리 아키텍처

DSP는 일반적으로 스트리밍 데이터에 최적화되어 있으며 하버드 아키텍처나 Modified von Neumann 아키텍처와 같이 여러 데이터 또는 명령을 동시에 가져올 수 있는 특수한 메모리 아키텍처를 사용합니다.이 아키텍처는 별도의 프로그램 및 데이터 메모리(복수의 데이터 버스에서의 동시 액세스도 가능)를 사용합니다.

DSP는 캐시 계층 및 관련 지연을 파악하기 위해 지원되는 코드를 사용할 수 있습니다.이것은 퍼포먼스를 향상시킬[clarification needed] 수 있는 트레이드오프입니다.또, DMA의 광범위한 사용이 채용되고 있습니다.

주소 지정 및 가상 메모리

DSP는 멀티태스킹 운영체제를 자주 사용하지만 가상 메모리나 메모리 보호는 지원하지 않습니다.가상 메모리를 사용하는 운영 체제는 프로세스 간의 컨텍스트 전환에 더 많은 시간이 필요하므로 지연 시간이 길어집니다.

역사

배경

TRW TDC1010 멀티플라이어 어큐뮬레이터

독립형 디지털 신호 프로세서(DSP) 칩이 등장하기 전에는 초기 디지털 신호 처리 애플리케이션은 일반적으로 비트 슬라이스 칩을 사용하여 구현되었습니다.AMD 2901 비트슬라이스 칩과 컴포넌트 패밀리는 매우 인기 있는 선택이었습니다.AMD의 레퍼런스 설계가 있었지만, 대부분의 경우 특정 설계의 구체적인 내용은 애플리케이션 고유의 것이었습니다.이러한 비트 슬라이스 아키텍처에는 페리페럴 멀티플라이어 칩이 포함되어 있는 경우가 있습니다.이러한 승수의 예로는 TDC1008과 TDC1010을 포함한 TRW의 시리즈가 있으며, 그 중 일부는 필수 다중 누적(MAC) 기능을 제공하는 축전지를 포함했다.

전자 신호 처리는 1970년대에 MOSFET의 광활한 입양은 초기 1970s,[16]의 첫번째 단일 칩 마이크로 프로세서와 이런 다음 첫번째 단일 칩 DSPs에 대하(metal-oxide-semiconductor 전계 효과 트랜지스터, 또는 MOS트랜지스터)[15]모스 집적 회로 기술의 기반에 의해서 변혁되었다. 197 늦게0s.[3][4]

디지털 신호 처리의 또 다른 중요한 발전은 데이터 압축이었습니다.LPC(Linear Predictive Coding)는 1966년 나고야 대학의 이타쿠라 후미타다와 NTT의 사이토 슈조에 의해 처음 개발되었으며, 그 후 비슈누 S에 의해 더욱 개발되었다. 아탈과 맨프레드 R. 1970년대 초중반 Bell Labs의 Schroeder는 1970년대 [17]후반 최초의 음성 신시사이저 DSP 칩의 기반이 되었습니다.이산 코사인 변환(DCT)은 1970년대 초에 Nasir Ahmed에 의해 처음 제안되었으며, 이후 DSP 칩에 널리 구현되어 많은 기업이 DCT 기술을 기반으로 DSP 칩을 개발하고 있습니다.DCT는 부호화, 복호화, 비디오 부호화, 오디오 부호화, 다중화, 제어 신호, 시그널링, 아날로그-디지털 변환, 포맷 휘도 및 색차이에 널리 이용되며 YUV444, YUV411 등의 색 포맷도 동작 추정, 동작 보상, 프레임간 예측 등의 부호화 작업에 이용된다.양자화, 지각적 가중치, 엔트로피 부호화, 가변 부호화 및 움직임 벡터, 그리고 표시 목적을 위한 다른 색상 형식(YIQ, YUV 및 RGB) 간의 역연산 등의 디코딩 작업.DCT는 HDTV 인코더/디코더 [18]칩에도 일반적으로 사용됩니다.

발전

1976년, Richard Wiggins는 Texas Instruments의 댈러스 연구 시설에서 Paul Breedlove, Larry Brantham 및 Gene Frantz에게 Speak & Spell 컨셉을 제안했습니다.2년 후인 1978년에 그들은 업계 최초의 디지털 신호 프로세서인 TMS5100과 [19]함께 최초의 Speak & Spell을 생산했습니다.또, 음성 [20]합성을 실시하기 위해서 선형 예측 코딩을 사용한 최초의 칩으로서 다른 이정표도 설정했습니다.이 칩은 7µm의 PMOS 제조 프로세스로 [21]가능했습니다.

1978년에 American Microsystems(AMI)는 S2811을 [3][4]출시했습니다.AMI S2811 "신호 처리 페리페럴"은 이후의 많은 DSP와 마찬가지로 단일 [22]명령으로 다중 누적 연산을 수행할 수 있는 하드웨어 멀티플라이어를 갖추고 있습니다.S2281은 DSP로 특별히 설계된 최초의 집적회로 칩으로, 이전에는 대량 [4]생산되지 않았던 기술인 VMOS(V-groove MOS)를 사용하여 제조되었다.이것은 Motorola [3]6800용 마이크로프로세서 주변기기로 설계되었으며, 호스트에 의해 초기화되어야 했습니다.S2811은 시장에서 성공하지 못했다.

1979년 인텔은 2920을 아날로그 신호 [23]프로세서로 출시했습니다.내장 신호 프로세서를 탑재한 온칩 ADC/DAC를 탑재하고 있었지만 하드웨어 멀티플라이어를 탑재하지 않아 시장에서 성공하지 못했습니다.

1980년, 최초의 독립형 완전한 DSP인 NEC PD7720과 AT&T의 DSP1이 국제 솔리드 스테이트 회로 콘퍼런스 '80에서 발표되었습니다.두 프로세서 모두 공중전화교환망(PSTN) 통신에 관한 연구에서 영감을 받았습니다.음성 대역 애플리케이션용으로 도입된 PD7720은 상업적으로 가장 성공한 초기 DSP [3]중 하나였습니다.

Altamira DX-1은 분기 지연과 [citation needed]분기 예측이 있는 쿼드 정수 파이프라인을 이용한 또 다른 초기 DSP였습니다.

Texas Instruments(TI)가 1983년에 내놓은 또 다른 DSP인 TMS32010은 더 큰 성공을 거두었습니다.이는 하버드 아키텍처에 기반을 두고 있으며 별도의 명령과 데이터 메모리가 있습니다.이미 로드 앤 어큐뮬레이트 또는 멀티 앤 어큐뮬레이트 등의 명령어가 포함된 특별한 명령어 세트가 있었습니다.16비트 번호로 동작할 수 있으며, 곱셈-추가 연산을 위해 390ns가 필요했습니다.TI는 이제 범용 DSP의 시장 리더입니다.

약 5년 후, DSP의 2세대가 퍼지기 시작했다.2개의 오퍼랜드를 동시에 저장하기 위한 3개의 메모리가 있으며, 엄격한 루프를 가속하기 위한 하드웨어가 포함되어 있습니다.또, 루프 어드레싱이 가능한 어드레싱 유닛도 갖추고 있습니다.그 중 일부는 24비트 변수에서 작동했으며, 일반적인 모델은 MAC에 약 21ns만 필요했습니다.이 세대의 멤버는 AT&T DSP16A나 Motorola 56000 등입니다.

제3세대의 주된 개선점은 데이터 경로에 애플리케이션별 유닛과 명령의 외관 또는 때로는 코프로세서로서의 외관이었다.이러한 단위는 푸리에 변환 또는 행렬 연산과 같은 매우 구체적이지만 복잡한 수학 문제의 직접적인 하드웨어 가속을 가능하게 했습니다.Motorola MC68356과 같은 일부 칩은 병렬로 작동하는 프로세서 코어를 두 개 이상 포함하기도 했습니다.1995년의 다른 DSP로는 TI TMS320C541 또는 TMS 320C80이 있습니다.

제4세대는 명령어세트와 명령어 부호화/복호화 변경이 가장 잘 특징지어집니다.SIMD 확장이 추가되어 VLIW와 슈퍼스칼라 아키텍처가 등장했습니다.항상 그렇듯이 클럭 속도는 증가하여 3ns의 MAC가 가능해졌습니다.

최신 DSP

최신 신호 프로세서는 보다 뛰어난 성능을 발휘합니다.이는 부분적으로 낮은 설계 규칙, 고속 액세스 2-레벨 캐시, (E)DMA 회로 및 넓은 버스 시스템 등 기술과 아키텍처의 진보에 기인합니다.모든 DSP가 동일한 속도를 제공하는 것은 아니며 많은 종류의 신호 프로세서가 존재하며, 각각의 DSP는 약 1.50달러에서 300달러에 이르는 특정 작업에 더 적합합니다.

Texas Instruments는 클럭 속도가 1.2GHz이며 별도의 명령 및 데이터 캐시를 구현한 C6000 시리즈 DSP를 생산합니다.또, 8 MiB의 2 레벨 캐시와 64개의 EDMA 채널을 갖추고 있습니다.상위 모델은 최대 8000 MIPS(초당 수백만 개의 명령어)를 사용할 수 있으며 VLIW(매우 긴 명령어)를 사용하며 클럭 사이클당 8개의 작업을 수행할 수 있으며 광범위한 외부 주변기기 및 다양한 버스(PCI/시리얼 등)와 호환됩니다.TMS320C6474 칩에는 각각 3개의 DSP가 있으며, 최신 세대의 C6000 칩은 부동소수점 및 고정소수점 처리를 지원합니다.

Freescale은 멀티코어 DSP 패밀리 MSC81xx를 생산합니다.MSC81xx는 StarCore Architecture 프로세서를 기반으로 최신 MSC8144 DSP는 프로그램 가능한4개의 SC3400 StarCore DSP 코어를 조합하고 있습니다.각 SC3400 StarCore DSP 코어의 클럭 속도는 1GHz입니다.

XMOS는 DSP 동작에 적합한 멀티코어 멀티스레드 프로세서를 생산하며 400~1600 MIPS의 다양한 속도로 제공됩니다.프로세서는 멀티 스레드 아키텍처로 코어당 최대 8개의 실시간 스레드를 지원합니다.즉, 4개의 코어 디바이스는 최대 32개의 실시간 스레드를 지원합니다.스레드는 최대 80 Mbit/s의 버퍼링된 채널을 사용하여 서로 통신합니다.디바이스는 C에서 쉽게 프로그래밍할 수 있으며 기존 마이크로 컨트롤러와 FPGA 사이의 갭을 메우는 것을 목표로 합니다.

CEVA, Inc.는 3개의 DSP 패밀리를 생산 및 라이선스하고 있습니다.가장 잘 알려져 있고 가장 널리 도입된 것은 CEVA-TeakLite DSP 패밀리입니다.이것은 16비트 또는 32비트 워드폭과 싱글 또는 듀얼 MAC를 갖춘 고전적인 메모리 기반 아키텍처입니다.CEVA-X DSP 패밀리는 VLIW와 SIMD 아키텍처를 조합하여 듀얼 또는 쿼드 16비트 MAC를 제공하는 패밀리 멤버를 갖추고 있습니다.CEVA-XC DSP 패밀리는 Software-Defined Radio(SDR; 소프트웨어 정의 무선) 모뎀 설계를 대상으로 하며 32개의 16비트 MAC를 갖춘 VLIW 및 Vector 아키텍처의 고유한 조합을 활용합니다.

아날로그 디바이스는 SHARC 기반의 DSP를 생성하여 66MHz/198MFLOPS(초당 백만 부동소수점 연산)에서 400MHz/2400MFLOPS까지의 성능을 제공합니다.일부 모델은 멀티 멀티플라이어와 ALU, SIMD 명령 및 오디오 프로세싱 고유의 컴포넌트와 주변기기를 지원합니다.임베디드 디지털 신호 프로세서의 Blackfin 패밀리는 DSP의 기능과 범용 프로세서의 기능을 결합합니다.그 결과, 이러한 프로세서는 μCLinux, 속도, Nucleus RTOS 등의 간단한 운영 체제를 실시간 데이터로 실행할 수 있습니다.

NXP Semiconductors는 오디오 및 비디오 처리에 최적화된 TriMedia VLIW 기술을 기반으로 DSP를 생산합니다.일부 제품에서는 DSP 코어가 SoC에 고정기능 블록으로 숨겨져 있지만 NXP는 유연한 싱글코어 미디어 프로세서도 제공하고 있습니다.TriMedia 미디어 프로세서는 부동소수점 연산뿐만 아니라 고정소수점 연산도 지원하며 복잡한 필터와 엔트로피 부호화를 처리하는 특정 명령어가 있습니다.

CSR는 스캐너 및 복사기 애플리케이션의 문서 이미지 데이터 처리에 최적화된 하나 이상의 사용자 지정 이미징 DSP를 포함하는 Quatro 시리즈 SoC를 생성합니다.

Microchip Technology는 DSP의 PIC24 기반 DSPIC 라인을 생산합니다.2004년에 도입된 dsPIC는 진정한 DSP와 진정한 마이크로컨트롤러(모터 제어 및 전원장치 등)를 필요로 하는 애플리케이션용으로 설계되었습니다.dsPIC는 최대 40MIPS로 동작하며 16비트 고정포인트 MAC, 비트 리버스 및 모듈로 어드레싱 및 DMA를 지원합니다.

대부분의 DSP는 고정소수점 연산을 사용합니다.실제 신호 처리에서는 부동소수점에 의해 제공되는 추가 범위가 필요하지 않고 하드웨어의 복잡성이 감소하여 고속의 이점과 비용상의 이점이 있기 때문입니다.부동소수점 DSP는 넓은 다이내믹 레인지가 필요한 어플리케이션에서 매우 유용합니다.제품 개발자는 부동소수점 DSP를 사용하여 일반적으로 부동소수점에서의 알고리즘 구현이 더 쉽기 때문에 더 비싼 하드웨어와 교환하여 소프트웨어 개발의 비용과 복잡성을 줄일 수도 있습니다.

일반적으로 DSP는 전용 집적회로이지만 DSP 기능은 Field-Programmable Gate Array Chip(FPGA; 필드 프로그래머블게이트 어레이 칩)을 사용하여 생성할 수도 있습니다.

임베디드 범용 RISC 프로세서는 기능면에서와 같이 DSP가 되고 있습니다.예를 들어 OMAP3 프로세서에는 ARM Cortex-A8 및 C6000 DSP가 포함되어 있습니다.

통신에서는 DSP 기능과 H/W 가속 기능을 결합한 새로운 DSP가 주류로 진출하고 있습니다.이러한 모뎀 프로세서에는 ASOCS ModemX 및 CEVA의 XC4000이 포함됩니다.

2018년 5월에는 중국전자기술그룹 난징 전자기술연구원이 설계한 화루이 2호가 합격했다.0.4 TFLOPS의 처리속도로 현재 주류 [24]DSP칩보다 뛰어난 성능을 얻을 수 있다.설계팀은 TFLOPS 수준의 처리 속도와 인공지능을 지원하는 [25]화루이 3호 개발에 착수했다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Dyer, Stephen A.; Harms, Brian K. (13 August 1993). "Digital Signal Processing". In Yovits, Marshall C. (ed.). Advances in Computers. Vol. 37. Academic Press. pp. 59–118. doi:10.1016/S0065-2458(08)60403-9. ISBN 978-0120121373. ISSN 0065-2458. LCCN 59015761. OCLC 858439915. OL 10070096M.
  2. ^ Liptak, B. G. (2006). Process Control and Optimization. Instrument Engineers' Handbook. Vol. 2 (4th ed.). CRC Press. pp. 11–12. ISBN 978-0849310812 – via Google Books.
  3. ^ a b c d e f "1979: Single Chip Digital Signal Processor Introduced". The Silicon Engine. Computer History Museum. Retrieved 14 October 2019.
  4. ^ a b c d Taranovich, Steve (August 27, 2012). "30 years of DSP: From a child's toy to 4G and beyond". EDN. Retrieved 14 October 2019.
  5. ^ a b Ingrid Verbauwhede; Patrick Schaumont; Christian Piguet; Bart Kienhuis (2005-12-24). "Architectures and Design techniques for energy efficient embedded DSP and multimedia processing" (PDF). rijndael.ece.vt.edu. Retrieved 2017-06-13.
  6. ^ Beyond Frontiers Broadgate Publications (2016년 9월) pp22
  7. ^ "메모리 및 DSP 프로세서"
  8. ^ "DSP 프로세서: 메모리 아키텍처"
  9. ^ 디지털 신호 프로세서의 아키텍처
  10. ^ "ARC XY 메모리 DSP 옵션"
  11. ^ "오버헤드 루프 없음"
  12. ^ "ADSP-BF533 Blackfin Processor Hardware Reference." 페이지 4-15
  13. ^ 「어드밴스트 프로세서의 기능에 의해, 효율적인 코딩이 촉진됩니다.
  14. ^ "제로 오버헤드 루프 버퍼를 효과적으로 이용하는 기술"
  15. ^ Grant, Duncan Andrew; Gowar, John (1989). Power MOSFETS: theory and applications. Wiley. p. 1. ISBN 9780471828679. The metal-oxide-semiconductor field-effect transistor (MOSFET) is the most commonly used active device in the very large-scale integration of digital integrated circuits (VLSI). During the 1970s these components revolutionized electronic signal processing, control systems and computers.
  16. ^ Shirriff, Ken (30 August 2016). "The Surprising Story of the First Microprocessors". IEEE Spectrum. Institute of Electrical and Electronics Engineers. 53 (9): 48–54. doi:10.1109/MSPEC.2016.7551353. S2CID 32003640. Retrieved 13 October 2019.
  17. ^ Gray, Robert M. (2010). "A History of Realtime Digital Speech on Packet Networks: Part II of Linear Predictive Coding and the Internet Protocol" (PDF). Found. Trends Signal Process. 3 (4): 203–303. doi:10.1561/2000000036. ISSN 1932-8346.
  18. ^ Stanković, Radomir S.; Astola, Jaakko T. (2012). "Reminiscences of the Early Work in DCT: Interview with K.R. Rao" (PDF). Reprints from the Early Days of Information Sciences. Tampere International Center for Signal Processing. 60. ISBN 978-9521528187. ISSN 1456-2774. Archived (PDF) from the original on 30 December 2021. Retrieved 30 December 2021 – via ETHW.
  19. ^ "Speak & Spell, the First Use of a Digital Signal Processing IC for Speech Generation, 1978". IEEE Milestones. IEEE. Retrieved 2012-03-02.
  20. ^ Bogdanowicz, A. (2009-10-06). "IEEE Milestones Honor Three". The Institute. IEEE. Archived from the original on 2016-03-04. Retrieved 2012-03-02.
  21. ^ Khan, Gul N.; Iniewski, Krzysztof (2017). Embedded and Networking Systems: Design, Software, and Implementation. CRC Press. p. 2. ISBN 9781351831567.
  22. ^ 알베르토 루이스 안드레스."디지털 그래픽 오디오 이퀄라이저", 페이지 48.
  23. ^ "Archived copy" (PDF). Archived from the original (PDF) on 2020-09-29. Retrieved 2019-02-17.{{cite web}}: CS1 maint: 제목으로 아카이브된 복사(링크)
  24. ^ "国产新型雷达芯片华睿2号与组网中心同时亮相-科技新闻-中国科技网首页". 科技日报. Retrieved 2 July 2018.
  25. ^ 王珏玢. "全国产芯片华睿２号通过"核高基"验收-新华网". Xinhua News Agency. 南京. Archived from the original on May 26, 2018. Retrieved 2 July 2018.

외부 링크