프로그램 가능한 어레이 로직

Programmable Array Logic
Programmable Logic Array 또는 PLA와 혼동하지 마십시오.
20핀 딥의 MMI 16R6
AMD 22V10 (24핀 DIP)

PAL(Programmable Array Logic)은 1978년 [1]3월 MMI(Monolithic Memories, Inc.)에 의해 도입된 디지털 회로에 논리 기능을 구현하기 위해 사용되는 프로그래머블 논리 소자 반도체 패밀리입니다.MMI는 "프로그래머블 반도체 로직 회로"에서 사용하기 위해 PAL이라는 용어에 대한 등록 상표를 취득했습니다.이 상표는 현재 래티스 [2]세미컨덕터가 보유하고 있다.

PAL 디바이스는 작은 PROM(Programmable Read-only Memory) 코어와 컴포넌트가 적은 특정 로직 기능을 구현하기 위해 사용되는 추가 출력 로직으로 구성되었습니다.

PAL 장치는 특수 기계를 사용하여 "현장 프로그래밍 가능"했습니다.PAL은 다음과 같은 몇 가지 변형으로 사용할 수 있습니다.

  • "One-Time Programmable"(OTP) 디바이스는 초기 프로그래밍 후 업데이트 및 재사용할 수 없었습니다(MMI는 공장에서 마스크 프로그래밍된 것을 제외하면 PAL 디바이스와 유사한 패밀리인 HAL(하드 어레이 로직)도 제공했습니다).
  • UV 소거 가능 버전(예:PALCxxxxxx 예:PALC22V10)는 칩 다이 위에 석영 창이 있어 EPROM과 마찬가지로 자외선 광원으로 재사용할 수 있습니다.
  • 최신 버전(PALCExxxx 등)PALCE22V10)은 플래시 소거 가능 디바이스였습니다.

대부분의 어플리케이션에서 전기적으로 소거 가능한 GAL은 현재 일회용 프로그램 가능 PAL의 핀 호환 직접 대체품으로 배치되어 있습니다.

역사

PAL이 도입되기 전에 디지털 로직 회로 설계자는 7400 시리즈 TTL(트랜지스터-트랜지스터 로직) 패밀리와 같은 소규모 집적(SSI) 컴포넌트를 사용했습니다. 7400 패밀리에는 게이트(NOT, NAND, NOR, AND, OR, 멀티플렉서(MUX), DEMS 등 다양한 로직 구성 요소가 포함되어 있었습니다.플롭스(D타입, JK 등) 및 기타.일반적으로 하나의 PAL 디바이스가 수십 개의 "이산" 논리 패키지를 대체하기 때문에 PAL 비즈니스가 발전함에 따라 SSI 비즈니스는 쇠퇴했습니다.PAL은 Tracy Kidder의 베스트셀러 The Soul of a New Machine에서 문서화되어 있듯이 미니컴퓨터와 같은 많은 제품에서 유리하게 사용되었습니다.

PAL은 최초의 상용 프로그래머블 로직 소자는 아니었다.시그네틱스는 1975년부터 필드 프로그래머블 로직 어레이(FPLA)를 판매하고 있었다.이 장치들은 대부분의 회로 설계자들에게는 전혀 생소한 것이어서 사용하기에는 너무 어려운 것으로 인식되었습니다.FPLA는 (프로그래밍 가능한 AND 어레이와 프로그래밍 가능한 OR 어레이를 모두 갖추고 있기 때문에) 최대 동작 속도가 비교적 느리고, 비용이 많이 들 뿐만 아니라 테스트성도 좋지 않았습니다.FPLA의 수용을 제한하는 또 다른 요인은 600밀리(0.6인치 또는 15.24mm) 폭의 28핀 DIP(듀얼 인라인 패키지)의 큰 패키지였습니다.

PAL 장치를 만드는 프로젝트는 John Birkner에 의해 관리되었고 실제 PAL 회로는 H. T.[3] Chua에 의해 설계되었습니다.Birkner는 이전(미니 컴퓨터 제조사 Computer Automation)에서 80개의 표준 논리 장치를 사용하여 16비트 프로세서를 개발했습니다.그는 표준 로직을 사용한 경험을 통해 표준 로직을 대체하도록 설계된 장치라면 사용자가 프로그래밍할 수 있는 장치가 더 매력적일 것이라고 믿게 되었습니다.즉, 패키지 사이즈가 기존 디바이스보다 더 일반적이고 속도도 향상되어야 했습니다.MMI는 PAL을 비교적 저비용(3달러 미만) 부품으로 의도했습니다.그러나 이 회사는 처음에 심각한 제조 수율[citation needed] 문제를 겪었고 50달러 [citation needed]이상의 가격에 기기를 판매해야 했습니다.이로 인해 PAL이 상업용 제품으로서의 생존 가능성이 위협받았고 MMI는 이 제품군을 National [citation needed]Semiconductor에 라이선스해야 했습니다.PAL은 나중에 Texas Instruments와 Advanced Micro Devices에 의해 "제2의 소스"가 되었습니다.

프로세스 테크놀로지

초기 PAL은 1회성 프로그램 가능(OTP) 티타늄 텅스텐 프로그래밍 [4]퓨즈를 가진 바이폴라 트랜지스터 기술을 사용하여 실리콘으로 제조된 20핀 DIP 부품이었습니다.이후 CMOS 기술을 사용하여 사이프레스, 래티스 반도체 및 어드밴스트 마이크로 디바이스에서 제조되었습니다.

원래의 20핀 및 24핀 PAL은 MMI에 의해 중간 규모 통합(MSI) 디바이스로 표시되었습니다.

PAL 아키텍처

프로그래밍 가능한 요소(퓨즈로 표시됨)는 참 입력과 보완 입력을 모두 AND 게이트에 연결합니다.제품 용어라고도 하는 이러한 AND 게이트는 OR을 통해 제품의 총합 논리 어레이를 형성합니다.

PAL 아키텍처는 로직플레인과 출력 로직 매크로셀의 2개의 주요 컴포넌트로 구성됩니다.

프로그래머블 로직 플레인

프로그래머블 로직플레인은 Programmable Read-Only Memory(PROM; 프로그래머블 읽기 전용 메모리) 어레이로 디바이스 핀에 존재하는 신호 또는 이들 신호의 논리 보완을 출력 로직 매크로셀에 라우팅할 수 있습니다.

PAL 디바이스는 입력 및 출력으로부터의 동기 또는 비동기 피드백의 관점에서 각 출력에 대해 "제품의 합계" 이진 논리식을 구현하기 위해 사용되는 "고정 OR, 프로그래머블 AND" 평면에 배치된 트랜지스터 셀 어레이를 가진다.

출력 로직

초기 20핀 PAL에는 10개의 입력과 8개의 출력이 있었습니다.출력은 low로 활성화 되어 있어 등록 또는 조합할 수 있습니다.PAL 패밀리의 구성원은 "출력 로직 매크로 셀" 또는 OLMC라고 불리는 다양한 출력 구조를 사용할 수 있었습니다. "V"(가변형) 시리즈가 도입되기 전에는 각 PAL에서 사용 가능한 OLMC의 유형은 제조 당시 고정되어 있었습니다.(PAL16L8에는 8개의 조합 출력이 있으며 PAL16R8에는 8개의 레지스터 출력이 있습니다.PAL16R6에는 6개의 등록과 2개의 조합이 있으며 PAL16R4에는 각각4개의 조합이 있습니다).각 출력에는 최대 8개의 제품항(효과적인 AND 게이트)이 있을 수 있지만 조합 출력에서는 쌍방향 출력 버퍼를 제어하기 위해 용어 중 하나를 사용했습니다.출력당 제품 조건이 더 많고 출력 수가 더 적은 다른 조합("H"[5]: 1–14 시리즈")이 활성 고출력("H" 시리즈")과 함께 사용 가능했습니다."[5]: 1–9 X" 시리즈의 디바이스는 레지스터 앞에 XOR 게이트가 있습니다.이들 PAL에는 유사한 24핀 버전도 있습니다.

이 고정 출력 구조는 PAL 디바이스의 유틸리티를 최적화하려고 하는 설계자를 좌절시키는 경우가 많았습니다.예를 들어 어플리케이션에 의해 다른 유형의 출력 구조가 요구되기 때문입니다(예를 들어 3개의 액티브한 고조합 출력에서는 5개의 등록 출력을 얻을 수 없었습니다).1983년 6월 AMD는 10개의 출력 로직 매크로셀을 [6]갖춘 24핀 디바이스인 22V10을 발표했습니다.각 매크로 셀은 조합 또는 등록, 액티브하이 또는 액티브로우로 설정할 수 있습니다.출력에 할당된 제품 조건의 수는 8에서 16까지 다양했습니다.이 1개의 디바이스는 24핀 고정기능 PAL 디바이스를 모두 대체할 수 있습니다.PAL "V" 시리즈에는 PAL16V8, PAL20V8 및 PAL22V10이 포함되어 있습니다.

  • PAL 16R4 Block Diagram

    PAL 16R4 블록 다이어그램

  • AMD 22V10 Block Diagram

    AMD 22V10 블록도

  • AMD 22V10 Output Macrocell

    AMD 22V10 출력 매크로셀

PAL 프로그래밍

PAL은 이진 패턴(JEDEC ASCII/16진수 파일)과 제조업체 또는 DATA I/O와 같은 타사로부터 제공되는 특수 전자 프로그래밍 시스템을 사용하여 전기적으로 프로그래밍되었습니다.단일 유닛의 디바이스 프로그래머, 디바이스 피더 및 갱 프로그래머는 몇 개 이상의 PAL을 프로그래밍해야 할 때 자주 사용되었습니다(대량의 경우 제조원이 고객의 패턴을 프로그래밍하기 위해 사용하는 커스텀 메탈 마스크를 제작함으로써 전기 프로그래밍 비용을 절감할 수 있습니다).MMI에서는 이와 같이 프로그램된 디바이스를 나타내기 위해 "하드 어레이 논리"(HAL)라는 용어를 사용했습니다.

프로그래밍 언어(출현순서별)

4비트 카운터의 PALASM 설계

일부 엔지니어는 바이너리 퓨즈 패턴 데이터가 포함된 파일을 수동으로 편집하여 PAL 장치를 프로그래밍했지만 대부분은 Data I/O의 ABEL, Logical Devices의 CUPL 또는 MMI의 PALASM과 같은 하드웨어 기술 언어(HDL)를 사용하여 로직을 설계했습니다.이는 컴퓨터 지원 설계(CAD)(현재는 "전자 설계 자동화"라고 함) 프로그램으로서 설계자의 논리 방정식을 각 장치를 프로그래밍(및 종종 테스트)하는 데 사용되는 이진 퓨즈 맵 파일로 변환(또는 "컴파일")했습니다.

팔레즘

PALASM(PAL 어셈블러로부터) 언어는 1980년대 초에 John Birkner에 의해 개발되었고 PALASM 컴파일러는 IBM 370/168의 FORTRAN IV의 MMI에 의해 작성되었습니다.MMI는 소스 코드를 사용자가 무료로 사용할 수 있도록 했습니다.1983년까지 MMI 고객은 DEC PDP-11, Data General NOVA, Hewlett-Packard HP 2100, MDS800 등의 버전을 실행했습니다.

그것은 텍스트 파일에서 출력 핀에 대한 부울 방정식을 표현하기 위해 사용되었고, 그 후 벤더가 제공한 프로그램을 사용하여 프로그래밍 시스템을 위한 '퓨즈 맵' 파일로 변환되었다; 나중에 도식으로부터 번역하는 옵션이 보편화되었고, 여전히 '퓨즈 맵'은 HDL (하드웨어 기술 언어)로부터 '싱크' 될 수 있다.베릴로그

큐플

Assisted Technology는 1983년 [7]9월에 CUPL(Universal Programmable Logic용 컴파일러)을 출시했습니다.이 소프트웨어는 항상 CUPL로 불리며 확장 약어는 아닙니다.여러 PLD 패밀리를 지원하는 최초의 상용 설계 도구입니다.초기 릴리스는 IBM PC 및 MS-DOS용이었지만, C 프로그래밍 언어로 작성되었기 때문에 추가 [8]플랫폼으로 이식할 수 있었습니다.Assisted Technology는 1985년 7월에 Personal CAD Systems(P-CAD)에 인수되었습니다.1986년에는 PCAD의 도식 캡처 패키지를 CUPL의 [9]프런트 엔드로 사용할 수 있었습니다.CUPL은 나중에 논리 디바이스에 인수되어 현재는 Altium이 [10]소유하고 있습니다.CUPL은 현재 Microsoft [11]Windows용 통합 개발 패키지로 제공됩니다.

무료 WinCUPL(모든 Atmel SPLD 및 CPLD용 자체 설계 소프트웨어)을 위한 Atmel 릴리스.아트멜은 마이크로칩에 인수되었다.

아벨

Data I/O Corporation은 1984년 4월에 ABEL을 출시했습니다.개발팀은 마이클 할리, 마이크 므라즈, 게릿 바레, 월터 브라이트, 비욘 프리먼-벤슨, 규 리, 데이비드 펠린, 메리 베일리, 다니엘 버리어, 찰스 올리비에였다.

데이터 I/O는 ABEL 제품 라인을 분사하여 시나리오 디자인 시스템즈라고 불리는 EDA 회사로 전환한 후 1997년에 MINC Inc.에 시나리오를 매각했습니다.MINC는 FPGA 개발 툴 개발에 주력했다.회사는 1998년에 문을 닫았고 Xilinx는 ABEL 언어와 도구 세트를 포함한 MINC의 자산 일부를 인수했다.그 후 ABEL은 Xilinx Webpack 툴 스위트의 일부가 되었습니다.이제 Xilinx는 ABEL을 소유한다.

디바이스 프로그래머

인기 있는 디바이스 프로그래머로는 Data I/O Corporation의 Model 60A Logic Programmer와 Model 2900이 있습니다.

최초의 PAL 프로그래머는 구조화 설계 SD20/24였습니다.PALASM 소프트웨어가 내장되어 방정식을 입력하고 퓨즈 플롯을 보기 위해 CRT 단자만 필요했습니다.퓨전 후 소스 파일에 테스트 벡터가 입력되면 PAL의 출력을 확인할 수 있습니다.

후계자

MMI가 1978년경에 20핀 PAL 부품을 도입한 후 AMD는 추가 기능을 갖춘 24핀 22V10 PAL을 출시했습니다.AMD는 MMI(1987년경)를 인수한 뒤 반티스로 합병해 1999년 [12]라티스반도체에 인수됐다.

Altera는 1983년에 EP300(최초의 CMOS PAL)을 도입해, 후에 FPGA 사업에 진출했다.

Ratis Semiconductor는 1985년에 GAL(Generic Array Logic) 패밀리를 도입했습니다.이는 EEPROM(Electrically Eraseable Programmable Read-only Memory) 기술을 기반으로 한 재프로그래밍 가능한 논리 플레인을 사용한 "V" 시리즈 PAL과 동등한 기능을 갖추고 있습니다.내셔널 세미컨덕터는 GAL 부품 2차 공급원이었다.

AMD Palce 16V8H-25JC

AMD는 PALCE라고 불리는 유사한 패밀리를 도입했습니다.일반적으로 하나의 GAL 부품은 유사한 패밀리 PAL 디바이스로 기능할 수 있습니다.예를 들어 16V8 GAL은 16L8, 16H8, 16H6, 16H4, 16H2 및 16R8 PAL을 대체할 수 있습니다(및 그 외의 많은 PAL).

ICT(International CMOS Technology)는 1986년에 PEEL 18CV8을 도입했습니다.20 핀 CMOS EEPROM 부품은 모든 등록 출력 바이폴라 PAL 대신 사용할 수 있어 소비전력이 크게 감소합니다.

대규모 프로그래머블 로직 소자는 아트멜, 래티스 세미컨덕터 등에 의해 도입되었다.이들 디바이스는 복수의 논리 플레인을 포함하거나 논리 플레인에 논리 매크로 셀을 내장함으로써 PAL 아키텍처를 확장했습니다.복합 프로그래머블 로직 디바이스(CPLD)라는 용어는 이러한 디바이스를 PAL 및 GAL의 이전 디바이스와 구별하기 위해 도입되었습니다.이러한 디바이스는 심플 프로그래머블 로직 디바이스(SPLD)라고 불리기도 합니다.

또 하나의 대형 프로그래머블 논리 디바이스는 필드 프로그래머블 게이트 어레이(FPGA)이다.현재 인텔(알테라 인수)과 시린스 등 반도체 제조사가 만든 소자다[when?].

「 」를 참조해 주세요.

Wikimedia Commons에는 Programmable Array Logic과 관련된 미디어가 있습니다.

기타 유형의 프로그래밍 가능한 로직 디바이스:

현재 및 이전 프로그래머블 로직 디바이스 제조업체:

PAL 디바이스 프로그래머의 현재 및 이전 제조사:

레퍼런스

  1. ^ "Monolithic Memories announces: a revolution in logic design". Electronic Design. Rochelle, NJ: Hayden Publishing. 26 (6): 148B, 148C. March 18, 1978. PAL(Programmable Array Logic)에 관한 광고 소개.
  2. ^ 모노리식 메모리 주식회사(MMI)는 1978년 4월 13일 "프로그래머블 반도체 로직 회로"에 사용되는 용어 "PAL"에 대한 작업 마크를 신청했습니다.등록 상표는 1980년 4월 29일 등록 번호 1134025로 부여되었다.MMI가 상업에서 PAL이라는 용어를 처음 사용한 것은 1978년 2월 21일이었다.이 상표는 현재 오리건주 힐즈보로시의 래티스 반도체사가 보유하고 있습니다.출처:미국 특허 상표국의 온라인 데이터베이스.
  3. ^ Birkner, John (August 16, 1978). "Reduce random-logic complexity". Electronic Design. Rochelle, NJ: Hayden Publishing. 26 (17): 98–105.
  4. ^ TIBPAL 16R8-15C Data Sheet (PDF). Dallas TX: Texas Instruments. April 2000 [February 1984]. "이러한 IMPCT 회로는 최신 첨단 저전력 숏키 기술과 입증된 티타늄 텅스텐 퓨즈를 결합하여 기존의 TTL 논리를 대체할 신뢰할 수 있는 고성능을 제공합니다."TI는 MMI PALS의 두 번째 소스 벤더였습니다.
  5. ^ a b Birkner, John M.; Coli, Vincent J. (1983). PAL Programmable Array Logic Handbook (3rd ed.). Monolithic Memories, Inc.
  6. ^ AmPAL 22V10 Advanced Information. Sunnyvale CA: Advanced Micro Devices. June 1983. 04126A-PLP. 주의: 이것은 AMD가 AmPAL 22V10을 도입했을 때 발행한 데이터 시트입니다.
  7. ^ Alford, Roger C. (1989). Programmable Logic Designer's Guide. Howard W. Sams. pp. 14–15, 166–168. ISBN 0-672-22575-1. In 1981, [Bob] Osann started Assisted Technology to develop PLD support tools. In September 1983 Assisted Technology released version 1.01a of its CUPL (Universal Compiler for Programmable Logic) PLD compiler, supporting 29 devices.
  8. ^ "CUPL - The Universal Language For Programmable Logic" (PDF) (Press release). San Jose, CA: Assisted Technology, Inc. 1983. Archived from the original (PDF) on 2013-10-29. Retrieved 2013-08-10. 1983년 초 CUPL용 프리 릴리즈 데이터 시트.
  9. ^ "Personal CAD Systems". Computer World. Framingham, MA: CW Communications. 19 (29): 97. July 22, 1985. ISSN 0010-4841.
  10. ^ 미국 특허 상표국"CUPL" 컴퓨터 소프트웨어, 즉 프로그래머블 로직 디바이스의 설계를 개발하고 컴파일하기 위한 소프트웨어 및 이와 함께 배포되는 관련 사용자 매뉴얼.1983년에 처음 사용되었으며 활성 상태입니다.시리얼 번호 76357007등록번호 2909461소유자: Altium Limited, Australia 3 Minna Close, Belrose NSW2085, Australia.
  11. ^ "CUBEL ChipDesigner 5.0". Logical Devices. August 2013. Archived from the original on May 29, 2015.
  12. ^ "Lattice Semiconductor Acquires Vantis Corp. from AMD". EE Times. 26 April 1999. Retrieved May 13, 2015.

추가 정보

책들
데이터북
사양
  • 데이터 준비 시스템과 프로그래머블 로직 디바이스 프로그래머 간의 표준 데이터 전송 형식; JEDEC 표준 JESD3-C; JEDEC; 1994년 6월.