메모리 셀(컴퓨팅)

Memory cell (computing)
6개의 트랜지스터 SRAM 메모리 셀의 실리콘 구현을 위한 레이아웃.
컴퓨터 메모리 및 데이터 스토리지 유형
일반
휘발성
들이받다
이력
비휘발성
ROM
NVRAM
초기 NVRAM
아날로그 녹음
옵티컬
개발 중
이력

메모리 셀은 컴퓨터 메모리의 기본 구성 요소입니다.메모리 셀은 이진 정보 1비트를 저장하는 전자 회로이며, 논리 1(고전압 레벨)을 저장하도록 설정하고 논리 0(저전압 레벨)을 저장하도록 재설정해야 합니다.이 값은 설정/재설정 프로세스에 의해 변경될 때까지 유지/저장됩니다.메모리 셀의 값은 읽어내면 액세스 할 수 있습니다.

컴퓨팅의 역사를 통해 코어 메모리와 버블 메모리를 포함한 다양한 메모리 셀 아키텍처가 사용되었습니다.오늘날 가장 일반적인 메모리 셀 아키텍처는 MOS 메모리이며, MOS 메모리 셀은 금속 산화물 반도체(MOS) 메모리 셀로 구성됩니다.최신 랜덤 액세스 메모리(RAM)는 특정 유형의 RAM용 MOS 캐패시터와 함께 MOS 전계효과 트랜지스터(MOSFET)를 플립 플랍으로 사용합니다.

SRAM(Static RAM) 메모리 셀은 플립 플랍 회로의 일종으로, 일반적으로 MOSFET를 사용하여 구현됩니다.액세스하지 않을 때 저장된 값을 유지하기 위해 매우 낮은 전력을 필요로 합니다.두 번째 유형인 DRAM(Dynamic RAM)은 MOS 캐패시터를 기반으로 합니다.캐패시터를 충전 및 방전하면 셀에 '1' 또는 '0'을 저장할 수 있습니다.단, 이 콘덴서의 전하가 서서히 누출되기 때문에 정기적으로 갱신해야 합니다.이 리프레시 프로세스로 인해 DRAM은 더 많은 전력을 소비합니다.그러나 DRAM은 더 높은 스토리지 밀도를 달성할 수 있습니다.

한편, 대부분의 Non-Volatile Memory(NVM; 비휘발성 메모리)는 플로팅 게이트 메모리셀 아키텍처에 근거하고 있습니다.EPROM, EEPROM, 플래시 메모리 등의 비휘발성 메모리 기술은 플로팅 게이트 MOSFET 트랜지스터를 기반으로 하는 플로팅 게이트 메모리 셀을 사용합니다.

묘사

메모리 셀은 메모리의 기본 구성 요소입니다.바이폴라, MOS 및 기타 반도체 장치 등 다양한 기술을 사용하여 구현할 수 있습니다.페라이트 코어나 자성 [1]기포와 같은 자성 재료로 만들 수도 있습니다.사용되는 구현 기술에 관계없이 바이너리 메모리 셀의 목적은 항상 동일합니다.셀을 읽어서 액세스할 수 있는 바이너리 정보 1비트를 저장하고 1을 저장하도록 설정하고 [2]0을 저장하도록 재설정해야 합니다.

중요성

읽고 있는 DRAM 메모리 셀의 정사각형 배열

메모리 셀 또는 피드백 경로가 없는 논리 회로를 조합이라고 하며, 출력 값은 입력 값의 현재 값에만 의존합니다.그들은 메모리가 없다.그러나 메모리는 디지털 시스템의 핵심 요소입니다.컴퓨터에서는 프로그램과 데이터를 모두 저장할 수 있으며 메모리 셀은 나중에 디지털 시스템에 의해 사용될 조합 회로의 출력을 일시적으로 저장하는 데도 사용됩니다.메모리 셀을 사용하는 논리 회로를 순차 회로라고 합니다.출력은 입력의 현재 값뿐만 아니라 메모리 셀에 저장된 값에 따라 결정되는 회로 이전 상태에 따라 달라집니다.이러한 회로에는 작동을 [3]위한 타이밍 제너레이터 또는 클럭이 필요합니다.

대부분의 현대 컴퓨터 시스템에 사용되는 컴퓨터 메모리는 주로 DRAM 셀로 제작됩니다. 레이아웃이 SRAM보다 훨씬 작기 때문에 더 촘촘하게 채워져 더 큰 용량으로 더 저렴한 메모리를 생산할 수 있습니다.DRAM 메모리 셀은 캐패시터 충전으로 값을 저장하고 전류 누출 문제가 있으므로 그 값을 항상 다시 써야 합니다.이것이 DRAM 셀이 항상 사용 가능한 큰 SRAM(Static RAM) 셀보다 느려지는 이유 중 하나입니다.이것이 SRAM 메모리가 [4]현대의 마이크로프로세서 칩에 포함된 온칩 캐시에 사용되는 이유이다.

역사

상세 정보:컴퓨터 메모리 » 이력
1024비트의 데이터를 저장하는 32x32 코어 메모리 플레인

1946년 12월 11일 프레디 윌리엄스는 128개의 40비트 단어로 자신의 브라운관(CRT) 저장장치(윌리엄스관)에 대한 특허를 출원했다.1947년에 가동되어 Random-Access Memory(RAM;[5]랜덤 액세스 메모리)의 최초의 실용적인 구현으로 간주되고 있습니다.그 해에 Frederick Viehe가 [6][7]자기 코어 메모리에 대한 첫 번째 특허를 출원했다.실용적인 자기 코어 메모리는 1948년에 An Wang에 의해 개발되었으며 Jay Forrester와 Jan A에 의해 개선되었습니다. 1950년대 초반 Rajchman은 1953년 [8]Whirlwind 컴퓨터와 함께 상용화되기 전.Ken Olsen도 개발에 [9]기여했습니다.

반도체 메모리는 1960년대 초에 양극성 트랜지스터로 만들어진 양극성 메모리 셀로 시작되었다.성능은 높였지만 저렴한 가격대의 마그네틱 [10]코어 메모리에는 뒤지지 않았다.

MOS 메모리 셀

상세 정보:반도체 메모리 및 랜덤 액세스 메모리 history 이력
인텔 1103, 1970년식 금속산화물반도체(MOS) 다이내믹 랜덤 액세스 메모리(DRAM) 칩.

MOS 트랜지스터라고도 불리는 MOSFET(금속 산화물 반도체 전계효과 트랜지스터)의 발명. 1959년 [11]Bell Labs의 Atalla와 Dawon Kheng은 이전에 자기 [12]코어가 담당했던 기능인 메모리 셀 스토리지 소자로 금속 산화물 반도체(MOS) 트랜지스터를 실제로 사용할 수 있게 했습니다.최초의 최신 메모리 셀은 1964년 존 슈미트가 최초의 64비트 P채널 MOS(PMOS) 스태틱랜덤 액세스 메모리(SRAM)[13][14]를 설계했을 때 도입되었습니다.

SRAM에는 일반적으로 6개의 트랜지스터 셀이 있으며 DRAM(Dynamic Random-Access Memory)에는 일반적으로 단일 트랜지스터 [15][13]셀이 있습니다.1965년 도시바의 Toscal BC-1411 전자계산기는 용량성 바이폴라 D램을 사용하여 게르마늄 바이폴라 트랜지스터와 캐패시터로 [16][17]구성된 개별 메모리 셀에 180비트 데이터를 저장했습니다.MOS 기술은 현대 D램의 기반이다.1966년 IBM Thomas J. Watson 연구 센터의 Robert H. Dennard 박사는 MOS 메모리에 대해 연구하고 있었다.MOS 테크놀로지의 특성을 조사하던 중 캐패시터를 구축할 수 있다는 것을 알게 되었습니다.또, MOS 캐패시터에 전하를 격납하거나 무전하를 격납하거나 하는 것은, 비트의 1과 0을 나타낼 수 있는 반면, MOS 트랜지스터는 캐패시터에 전하를 기입하는 것을 제어할 수 있습니다.이를 통해 그는 싱글 트랜지스터 D램 메모리 [18]셀을 개발했다.1967년 Dennard는 MOS [19]기술을 기반으로 싱글 트랜지스터 D램 메모리 셀 특허를 출원했다.

최초의 상업용 바이폴라 64비트 SRAM은 1969년 인텔에 의해 3101 Shottky TTL과 함께 출시되었습니다.1년 후에는 MOS 기술을 기반으로 한 최초의 D램 집적회로 칩인 인텔 1103을 출시했다.1972년에는 반도체 메모리 [20]판매량에서 이전 기록을 깼다.1970년대 초반 D램 칩은 3개의 트랜지스터 셀을 가지고 있었지만, 1970년대 [15][13]중반부터 단일 트랜지스터 셀이 표준이 되었다.

CMOS 메모리는 [21]1968년 288비트 CMOS SRAM 메모리 칩을 출시한 RCA에 의해 상용화되었습니다.CMOS 메모리는 1970년대 [22]컴퓨터에 의해 널리 사용되었던 NMOS 메모리보다 처음에는 느렸다.1978년 Hitachi는 3µm 공정으로 제조된 HM6147(4kb SRAM) 메모리 칩과 함께 트윈웰 CMOS 공정을 도입했습니다.HM6147 칩은 당시 가장 빠른 NMOS 메모리 칩의 성능에 필적할 수 있었지만 HM6147 칩은 전력 소비량도 현저히 낮았습니다.비슷한 성능과 훨씬 적은 전력 소비로 인해, 트윈웰 CMOS 공정은 결국 1980년대에 [22]NMOS를 제치고 컴퓨터 메모리의 가장 일반적인 반도체 제조 공정이 되었습니다.

1980년대 이후 가장 일반적인 두 종류의 DRAM 메모리 셀은 트렌치 캐패시터 셀과 스택 캐패시터 [23]셀입니다.트렌치 캐패시터 셀은 메모리 셀로 사용되는 실리콘 기판에 구멍(트렌치)이 만들어지는 반면, 스택형 캐패시터 셀은 메모리 셀이 3차원 [24]셀 구조로 수직으로 쌓이는 3차원 메모리(3D 메모리)의 가장 초기 형태이다.두 회사 모두 1984년 히타치가 트렌치 캐패시터 메모리를, 후지쯔가 스택형 캐패시터 [23]메모리를 출시하면서 데뷔했다.

플로팅 게이트 MOS 메모리셀

다음 항목도 참조하십시오.플로팅 게이트 MOSFET 및 비휘발성 메모리

플로팅 게이트 MOSFET(FGMOS)는 1967년 [25]벨 연구소에서 다원 칸과 사이먼 스제에 의해 발명되었다.그들은 FGMOS 트랜지스터를 사용하여 재프로그래밍 가능한 ROM(읽기 전용 메모리)[26]을 생성하는 데 사용할 수 있는 플로팅 게이트 메모리 셀의 개념을 제안했다.플로팅 게이트 메모리 셀은 나중에 EPROM(소거 가능 프로그래머블 ROM), EEPROM(전기 소거 가능 프로그래머블 ROM), 플래시 [27]메모리를 포함한 비휘발성 메모리(NVM) 기술의 기반이 되었습니다.

플래시 메모리는 1980년 [28][29]도시바의 후지오 마스오카에 의해 발명되었다.Masuoka와 그의 동료들은 [30]1984년에 NOR 플래시를, 그리고 1987년에 NAND 플래시의 발명을 발표했습니다.[31]멀티 레벨 셀(MLC)플래시 메모리 NEC는 64메가 SD플래시 칩. 세포 1996년에2-bit 보관에quad-level 세포를 보여 줬다에 의해 소개되었다.[23]3DV-NAND, 플래시 메모리 수직으로 3D요금 차지 트랩 플래시(사이티 딘 삼인산염)기술을 이용하여 쌓으면 먼저 도시바에 의해 2007,[32]서 먼저 상업적으로 삼성 Electroni에 의해 제작된 발표되었다.2013년도의 cs.[33][34]

실행

메모리 셀에서 가장 많이 사용되는 3가지 구현에 대한 자세한 내용은 다음과 같습니다.

  • Dynamic Random Access Memory Cell(DRAM; 다이내믹랜덤 액세스메모리 셀)
  • 정적 랜덤 액세스 메모리 셀(SRAM)
  • 아래 J/K와 같이 플립 플랍합니다.
DRAM 셀(1개의 트랜지스터와 1개의 캐패시터).
SRAM 셀(6개의 트랜지스터).
J/K 플립 플랍을 클럭으로 설정.

작동

DRAM 메모리 셀

DRAM 메모리 셀의 1메가비트를 내장한 MT4C1024(1994)의 다이.

보관소

DRAM 메모리 셀의 스토리지 소자는 위의 그림에서 (4)로 표시된 캐패시터입니다.캐패시터에 격납되어 있는 전하는 시간이 지남에 따라 저하되기 때문에, 그 값은 정기적으로 갱신(읽기 및 개서)할 필요가 있습니다.nMOS 트랜지스터(3)는 열 때 읽기 또는 쓰기를 허용하거나 [35]닫을 때 저장할 수 있는 게이트 역할을 합니다.

읽고 있어

워드 라인(2)을 읽기 위해 논리 1(전압 높음)을 nMOS 트랜지스터(3)의 게이트로 구동하여 도체를 만들고 콘덴서(4)에 저장된 전하가 비트 라인(1)으로 전송됩니다.비트 라인에는 전하의 일부를 방전하고 읽기 프로세스를 느리게 하는 기생 캐패시턴스(5)가 있습니다.비트선의 캐패시턴스에 따라 필요한 스토리지 캐패시터 크기(4)가 결정됩니다.그것은 트레이드오프이다.스토리지 캐패시터가 너무 작을 경우 비트선의 전압이 너무 오래 걸려 비트선의 끝에 있는 앰프가 필요로 하는 문턱값을 넘지 못할 수도 있습니다.읽기 프로세스는 기억 캐패시터(4)의 전하를 열화하기 때문에 읽기 후에 값이 [36]다시 작성된다.

쓰기

쓰기 프로세스가 가장 쉽습니다. 원하는 값 로직 1(고전압) 또는 로직 0(저전압)이 비트 라인으로 구동됩니다.워드 라인은 저장 캐패시터(4)에 연결하는 nMOS 트랜지스터(3)를 활성화합니다.유일한 문제는 nMOS 트랜지스터(3)[36]를 끄기 전에 캐패시터가 완전히 충전 또는 방전되도록 충분한 시간 동안 캐패시터를 열어 두는 것입니다.

SRAM 메모리 셀

인버터 루프를 게이트로 나타낸 SRAM 메모리 셀
애니메이션 SR 래치검은색과 흰색은 각각 논리적인 '1'과 '0'을 의미합니다.
(A) S = 1, R = 0: 설정
(B) S = 0, R = 0: 유지
(C) S = 0, R = 1: 리셋
(D) S = 1, R = 1: 허용되지 않음
제한 조합(D)에서 (A)로 이행하면 불안정한 상태가 됩니다.

보관소

SRAM 메모리 셀의 작동 원리는 트랜지스터 M1~M4가 로직 게이트로 그려지면 이해하기 쉬워진다.이렇게 하면 세포 저장소가 두 개의 교차 결합 인버터를 사용하여 만들어질 것이 분명합니다.이 단순한 루프는 쌍안정회로를 만듭니다.제1인버터의 입력시 논리1은 출력시 0으로 변환되고, 제2인버터에 공급되며, 제2인버터는 이 논리0을 제1인버터의 입력에 같은 값을 피드백하는 논리1로 변환한다.그러면 시간이 지나도 변하지 않는 안정된 상태가 됩니다.마찬가지로 회로의 다른 안정상태는 제1인버터 입력에 논리0을 갖는 것이다.두 번 반전된 후에도 동일한 [37]값이 피드백됩니다.
따라서 회선이 안정된 상태가 될 수 있는 것은 다음 2가지뿐입니다.
  • Q = 0 및 Q = 1
  • Q = 1 및 Q = 0

읽고 있어

루프에 저장된 메모리 셀의 내용을 읽으려면 트랜지스터 M5 및 M6가 켜져 있어야 합니다. 워드라인( L\에서 게이트에 전압을 받으면 도체가 되므로 Q\ Q\scriptstyle Q\overline) 및 Q\displaystyle \이 .{의 값은 비트선( L\BL과 그 보완선 L\[37]으로 전송됩니다마지막으로 이 값은 비트선의 [37]끝에서 증폭됩니다.

쓰기

쓰기 프로세스는 비슷하지만 메모리 셀에 저장되는 새로운 값은 비트선( L\ BL에 삽입되고 반전된 값은 그 보완선 L \에 삽입됩니다. 트랜지스터 M5 및 M6은 논리 1( 높음)을 워드라인(W L \displaystyle에 삽입하여 엽니다.이것에 의해, 비트 라인이 바이 스태블 인버터 루프에 효과적으로 접속됩니다.다음 두 가지 경우를 생각할 수 있습니다.
  1. 루프의 값이 새로운 값에 의해 구동되는 값과 동일한 경우 변경은 없습니다.
  2. 루프의 값이 구동되는 새로운 값과 다를 경우 두 개의 값이 충돌합니다. 비트 라인의 전압이 인버터의 출력을 덮어쓰려면 M5 및 M6 트랜지스터의 크기가 M1-M4 트랜지스터의 크기보다 커야 합니다.이렇게 하면 첫 번째 값을 통해 더 많은 전류가 흐를 수 있으므로 전압이 새 값 방향으로 기울어집니다. 그러면 어느 시점에서 루프가 이 중간 값을 전체 [37]레일로 증폭합니다.

플립 플랍

주요 기사:플립 플랍(전자제품)

플립 플랍에는 다양한 구현이 있으며, 저장 요소는 일반적으로 NAND 게이트 루프 또는 클로킹 구현에 사용되는 추가 게이트가 있는 NOR 게이트 루프로 구성된 래치입니다.이 값은 항상 출력으로 읽을 수 있습니다.값은 설정 또는 재설정 프로세스를 통해 변경될 때까지 저장된 상태로 유지됩니다.플립 플랍은 일반적으로 MOSFET를 사용하여 구현됩니다.

플로팅 게이트

플래시 메모리 셀
다음 항목도 참조하십시오.플로팅 게이트 MOSFET 및 차지 트랩플래시

플로팅게이트 메모리셀은 플로팅게이트 MOSFET에 기반한 것으로 EPROM, EEPROM, 플래시 메모리 [27]등 대부분의 Non-Volatile Memory(NVM; 비휘발성 메모리) 테크놀로지에 사용됩니다.R에 의하면.베즈와 A.피로바노:

플로팅게이트 메모리 셀은 기본적으로 유전체(그림 1.2), 플로팅게이트(FG)로 완전히 둘러싸인 게이트를 가진 MOS 트랜지스터로 용량결합제어게이트(CG)에 의해 전기적으로 제어된다.전기적으로 격리된 FG는 셀 장치의 저장 전극 역할을 합니다.FG에 주입된 전하가 유지되어 셀 트랜지스터의 [27]'외관' 임계값 전압(즉, CG에서 볼 수 있는 VT)을 변조할 수 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ D. Tang, Denny; Lee, Yuan-Jen (2010). Magnetic memory: Fundamentals and technology. Cambridge University Press. p. 91. ISBN 978-1139484497. Retrieved 13 December 2015.
  2. ^ Fletcher, William (1980). An engineering approach to digital design. Prentice-Hall. p. 283. ISBN 0-13-277699-5.
  3. ^ Microelectronic circuits (Second ed.). Holt, Rinehart and Winston, Inc. 1987. p. 883. ISBN 0-03-007328-6.
  4. ^ "The technical question: the cache, how does it work?". PC World Fr (in French). Archived from the original on 30 March 2014.
  5. ^ O’Regan, Gerard (2013). Giants of computing: A compendium of select, pivotal pioneers. Springer. p. 267. ISBN 978-1447153405. Retrieved 13 December 2015.
  6. ^ Reilly, Edwin D. (2003). Milestones in computer science and information technology. Greenwood publishing group. p. 164. ISBN 9781573565219.
  7. ^ W. Pugh, Emerson; R. Johnson, Lyle; H. Palmer, John (1991). IBM's 360 and early 370 systems. MIT Press. p. 706. ISBN 0262161230. Retrieved 9 December 2015.
  8. ^ "1953: Whirlwind computer debuts core memory". Computer History Museum. Retrieved 2 August 2019.
  9. ^ Taylor, Alan (18 June 1979). Computerworld: Mass. Town has become computer capital. IDG Enterprise. p. 25.
  10. ^ "1966: Semiconductor RAMs serve high-speed storage needs". Computer History Museum. Retrieved 19 June 2019.
  11. ^ "1960 - Metal oxide semiconductor (MOS) transistor demonstrated". The silicon engine. Computer history museum.
  12. ^ "Transistors - an overview". ScienceDirect. Retrieved 8 August 2019.
  13. ^ a b c "1970: Semiconductors compete with magnetic cores". Computer history museum. Retrieved 19 June 2019.
  14. ^ Solid state design - vol. 6. Horizon house. 1965.
  15. ^ a b "Late 1960s: Beginnings of MOS memory" (PDF). Semiconductor history museum of Japan. 23 January 2019. Retrieved 27 June 2019.
  16. ^ "Spec sheet for Toshiba "TOSCAL" BC-1411". Old calculator web museum. Archived from the original on 3 July 2017. Retrieved 8 May 2018.
  17. ^ "Toshiba "Toscal" BC-1411 desktop calculator". Archived from the original on 20 May 2007.
  18. ^ "DRAM". IBM100. IBM. 9 August 2017. Retrieved 20 September 2019.
  19. ^ "Robert Dennard". Encyclopædia Britannica. Retrieved 8 July 2019.
  20. ^ Kent, Allen; Williams, James G. (6 January 1992). Encyclopedia of microcomputers: volume 9 - Icon programming language to knowledge-based systems: APL techniques. CRC press. p. 131. ISBN 9780824727086.
  21. ^ "1963: Complementary MOS circuit configuration is invented". Computer history museum. Retrieved 6 July 2019.
  22. ^ a b "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor history museum of Japan. Archived (PDF) from the original on 5 July 2019. Retrieved 5 July 2019.
  23. ^ a b c "Memory". Semiconductor technology online (STOL). Retrieved 25 June 2019.
  24. ^ "1980s: DRAM capacity increases, the shift to CMOS advances, and Japan dominates the market" (PDF). Semiconductor history museum of Japan. Retrieved 19 July 2019.
  25. ^ Kahng, D.; Sze, S.M. (1967). "A floating-gate and its application to memory devices". The Bell system technical journal. 46 (6): 1288–95. doi:10.1002/j.1538-7305.1967.tb01738.x.
  26. ^ "1971: Reusable semiconductor ROM introduced". Computer history museum. Retrieved 19 June 2019.
  27. ^ a b c Bez, R.; Pirovano, A. (2019). Advances in non-volatile memory and storage technology. Woodhead Publishing. ISBN 9780081025857.
  28. ^ Fulford, Benjamin (24 June 2002). "Unsung hero". Forbes. Archived from the original on 3 March 2008. Retrieved 18 March 2008.
  29. ^ US 4531203 마스오카 후지오
  30. ^ "Toshiba: Inventor of flash memory". Toshiba. Archived from the original on 20 June 2019. Retrieved 20 June 2019.
  31. ^ Masuoka, F.; Momodomi, M.; Iwata, Y.; Shirota, R. (1987). "New ultra high density EPROM and flash EEPROM with NAND structure cell". Electron Devices Meeting, 1987 International. IEDM 1987. IEEE. doi:10.1109/IEDM.1987.191485.
  32. ^ "Toshiba announces new "3D" NAND flash technology". Engadget. 12 June 2007. Retrieved 10 July 2019.
  33. ^ "Samsung introduces world's first 3D V-NAND based SSD for enterprise applications". Samsung semiconductor global website. Archived from the original on 15 April 2021.
  34. ^ Clarke, Peter (2013). "Samsung confirms 24 layers in 3D NAND". EE Times.
  35. ^ Jacob, Bruce; Ng, Spencer; Wang, David (28 July 2010). Memory systems: Cache, DRAM, disk. Morgan Kaufmann. p. 355. ISBN 9780080553849.
  36. ^ a b Siddiqi, Muzaffer A. (19 December 2012). Dynamic RAM: Technology advancements. CRC Press. p. 10. ISBN 9781439893739.
  37. ^ a b c d Li, Hai; Chen, Yiran (19 April 2016). Nonvolatile memory design: Magnetic, resistive, and phase change. CRC press. pp. 6, 7. ISBN 9781439807460.