필드 프로그래밍 가능한 객체 배열

Field-programmable object array

Field-Programmable Object Array(FPOA; 필드 프로그래머블 오브젝트 어레이)는 제조 후에 변경 또는 프로그래밍되도록 설계된 프로그래머블 논리 디바이스의 클래스입니다.ASIC와 FPGA의 갭을 메우도록 설계되어 있습니다.프로그램 가능한 실리콘 물체의 그리드를 포함하고 있습니다.FPOA의 Arix 범위에는 산술 논리 유닛(ALU), 레지스터 파일(RF), Multi-and-Acumulate Unit(MAC)의 세 가지 유형의 실리콘 객체가 포함되어 있습니다.오브젝트와 인터커넥트는 모두 프로그램 가능합니다.

동기 및 이력

이 장치는 Field-Programmable Gate Array(FPGA; 필드 프로그래밍 가능 게이트 어레이)와 Application-Specific Integrated Circuit(ASIC; 특정 집적회로) 사이의 갭을 메우기 위한 것입니다.설계 목표는 FPGA의 프로그래밍 가능성과 ASIC의 성능을 결합하는 것이었습니다.FPGA는 프로그래밍이 가능하지만 성능이 부족합니다.수백 MHz까지 클럭킹이 가능하며 대부분의 FPGA는 100 MHz [when?]미만으로 동작합니다.FPGA는 결정론적 타이밍을 제공하지 않으며 최대 동작 주파수는 설계에 따라 달라집니다.ASIC는 뛰어난 성능을 제공했지만 수정할 수 없었고 비용이 많이 들었습니다.FPOA는 프로그래밍 가능한 아키텍처, 결정론적 타이밍 및 기가헤르츠 성능을 가지고 있었습니다.FPOA는 DARPA가 출자한 프로젝트에 [1]임할 때 이러한 아이디어를 가진 Douglas Pihl에 의해 설계되었습니다.그는 FPOA를 제조하기 위해 1997년에 MathStar를 설립했고 2004년에 그 아이디어가 특허를 받았다.첫 번째 FPOA 시제품은 2005년에 만들어졌고 FPOA 칩의 첫 번째 배치는 [2]2006년에 제작되었습니다.

아키텍처

FPOA 아키텍처의 간단한 그림.직사각형 사이의 영역은 주변 회로를 형성하고 오브젝트 주위의 타원형은 나머지 FPOA와 인터페이스합니다.

FPOA에는 실리콘 객체 또는 코어 객체의 코어 그리드가 있습니다.이들 오브젝트는 동기식 인터커넥트를 통해 접속됩니다.각 코어 오브젝트는 클럭 동기, BIST 등을 지원하는 구조도 갖추고 있다.코어는 메모리와 I/O를 포함한 주변 회로로 둘러싸여 있습니다.인터페이스 회로는 객체를 나머지 FPOA에 연결합니다.각 개체 유형의 정확한 수와 개체 배열은 특정 패밀리에 고유합니다.커뮤니케이션에는 두 가지 유형이 있습니다. 가장 가까운 멤버와 "파티 라인"입니다.코어를 가장 가까운 코어 객체에 연결하기 위해 가장 가까운 멤버를 사용하고 원격 객체를 연결하기 위해 파티 회선을 사용합니다.오브젝트당 가장 가까운 네이버인터커넥트는 8개이며 클럭사이클당 1개의 오브젝트홉으로 전송속도를 제공합니다.클럭 [3]사이클당4개의 오브젝트홉의 전송 속도를 제공하는 오브젝트당 10개의 파티 회선 인터커넥트가 있습니다.

적용들

FPOA는 디지털 신호 처리, 의료 영상, 컴퓨터 비전, 음성 인식, 암호학, 생물 정보학, 컴퓨터 하드웨어 에뮬레이션 및 항공우주 등 모든 하드웨어 가속 작업에서 FPGA를 사용하는 거의 모든 곳에서 사용할 수 있습니다.FPOA는 빠르고 최적화된 실리콘 객체를 중심으로 구축되기 때문에 플랫 필드 오류 수정, 고속 푸리에 변환 연산, 의료 영상, 머신 비전, 이미지 인코딩 및 디코딩, 비디오 인코딩 및 디코딩, 인공지능 가속 등에서 더 높은 성능을 제공합니다.[4]

FPOA 개발

FPOA에서는 FPGA에서 사용되는 게이트 레벨보다 높은 레벨의 실리콘 객체 레벨에서 작업합니다.이를 통해 학습 곡선이 쉬워지고 개발 속도도 빨라집니다.프로그래밍은 시스템 C에서 수행됩니다.2006년에 출시된 Arix 패밀리는 FPOA 설계 소프트웨어에 의해 지원되었습니다.이 소프트웨어를 통해 설계자는 디바이스에서 알고리즘을 작성, 검증, 프로그래밍 및 디버깅할 수 있습니다.Summit Design의 Visual Elite 도구는 행동 시뮬레이션에 사용되었습니다.MathStar의 COAST(CONNECTION and ASSignment Tool)는 하드웨어 리소스에 매핑되는 중간 코드로 컴파일된 평면도 및 배치를 위한 그래픽 환경을 제공했습니다.오브젝트 컴파일러가 FPGA에 [5]로드할 파일을 생성했습니다.2007년 MathStar는 멘토 그래픽스와의 파트너십을 체결하고 이후 Mentor Graphics의 Visual Elite 에디터를 사용하여 동작 시뮬레이션 및 기능 [6]검증을 실시했습니다.FPOA는 또한 IP 코어 라이브러리 IP 파트너에게 비디오 시장 및 머신 비전 시장의 전문가도 포함시켰습니다.

현황

FPOA 생산업체인 MathStar는 2008년 [7]5월 생산을 중단하기로 결정했다.MathStar는 2010년 사잔에 합병되어 FPOA를 포함한 MathStar의 특허를 취득했다.2011년 11월, Sajan은 FPOA에 관한 특허를 포함한 MathStar의 특허를 OLK Grun GmbH에 [8]매각했습니다.

레퍼런스

  1. ^ 「컴퓨터의 비전: MathStar의 필드 프로그래밍 가능한 객체 어레이 테스트"EDN Networks, 2013년 8월 14일
  2. ^ "Radiation Hardened FPOA for space processing" (PDF). MAFA 2007. Retrieved August 14, 2013.
  3. ^ "Patent application 0070247189". US Patent and Trademark Office. Archived from the original on August 17, 2013. Retrieved August 14, 2013.
  4. ^ "Computational vision: Testing MathStar's field-programmable object arrays". EDN Networks. Retrieved August 14, 2013.
  5. ^ "Device Spotlight:MathStar Arrix FPOA". nuvation. Archived from the original on June 13, 2012. Retrieved August 14, 2013.
  6. ^ "Mentor, MathStar partner on FPOA design tools". EE Times. Retrieved August 14, 2013.
  7. ^ MathStar seems to have gone dark, StarTribute, archived from the original on August 15, 2013, retrieved August 14, 2013
  8. ^ "Sajan announces sale of former MathStar intellectual-property". Sajan. Archived from the original on March 19, 2012. Retrieved August 14, 2013.