1T-SRAM

1T-SRAM

1T-SRAM은 MoSys, Inc.가 도입한 의사 스태틱 랜덤 액세스 메모리(PSRAM) 테크놀로지입니다.이 테크놀로지는 임베디드 메모리 애플리케이션에서 기존의 스태틱 랜덤 액세스 메모리(SRAM)를 대체하는 고밀도 기술을 제공합니다.Mosys는 다이내믹 랜덤 액세스 메모리(DRAM)와 같은 싱글 트랜지스터 스토리지 셀(비트 셀)을 사용하지만 메모리 기능을 SRAM과 동등하게 하는 제어 회로로 비트 셀을 둘러싸고 있습니다(컨트롤러는 프리차지 및 리프레시 등 DRAM 고유의 모든 동작을 숨깁니다). 1T-SRAM(및 일반적으로 PSRAM)은 표준 싱글 사이클 SRAM을 갖추고 있습니다.SRAM과 마찬가지로 주변 로직에도 표시됩니다.

1T-SRAM은 1트랜지스터 비트셀로 기존(6트랜지스터) SRAM보다 작고 조립식 D램(eDRAM)에 밀도와 크기에 가깝다.동시에 1T-SRAM은 메가비트 밀도에서 SRAM에 버금가는 성능을 갖추고 eDRAM보다 전력소모가 적고 기존 SRAM과 같은 표준 CMOS 로직 프로세스로 제조된다.

MoSys는 1T-SRAM을 System-on-a-Chip(SOC; 시스템 온-칩) 애플리케이션에서 임베디드(온-다이) 사용을 위한 물리 IP로 출시하고 있습니다.Chartered, SMIC, TSMC 및 UMC를 비롯한 다양한 주조 공장 프로세스에서 사용할 수 있습니다. 일부 엔지니어는 1T-SRAM과 "임베디드 DRAM"이라는 용어를 서로 바꾸어 사용합니다. 일부 주조 공장에서는 MoSys의 1T-SRAM을 "eDRAM"으로 제공하지만 다른 주조 공장에서는 1-TRAM으로 구분됩니다.

테크놀로지

1T SRAM은 소규모 뱅크(일반적으로 128행 × 256비트/행, 총 32킬로비트)의 어레이로 뱅크 크기의 SRAM 캐시와 인텔리전트 컨트롤러에 결합되어 구축됩니다.일반 DRAM에 비해 공간 효율은 낮지만 워드선이 짧기 때문에 액세스마다 풀센스 및 프리차지(RAS 사이클)를 실행할 수 있어 고속 랜덤 액세스가 가능합니다.각 접근은 1개의 은행에 대한 것으로, 사용하지 않는 은행을 동시에 갱신할 수 있습니다.또, 액티브 뱅크로부터 읽어낸 각 행은, 뱅크 사이즈의 SRAM 캐시에 카피된다.1개의 뱅크에 대한 액세스가 반복되면 리프레시 사이클에 시간이 걸리지 않는 경우, 2개의 옵션이 있습니다.접근은 모두 다른 행으로 되어 있습니다.이 경우 모든 행이 자동으로 리프레시 됩니다.또는 일부 행은 반복적으로 액세스 됩니다.후자의 경우 캐시에 의해 데이터가 제공되며 액티브뱅크의 미사용 행이 갱신될 때까지의 시간이 허용됩니다.

1T-SRAM에는 4세대가 있습니다.

오리지널 1T-SRAM
6T-SRAM의 약 절반 크기로, 전력의 절반에도 미치지 못합니다.
1T-SRAM-M
휴대 전화등의 애플리케이션용의 스탠바이 전력 소비량이 낮은 배리언트.
1T-SRAM-R
ECC를 내장하여 소프트 에러 레이트를 낮춥니다.영역 패널티를 피하기 위해 본래 에러율이 높은 작은 비트셀을 사용합니다만, ECC는 그 이상을 보충합니다.
1T-SRAM-Q
이 "쿼드 밀도" 버전은 약간 비표준적인 제조 프로세스를 사용하여 더 작은 접이식 캐패시터를 생산하므로 1T-SRAM-R에 비해 메모리 크기를 다시 절반으로 줄일 수 있습니다.이로 인해 웨이퍼 생산 비용이 약간 증가하지만 기존의 DRAM 캐패시터 구조처럼 로직 트랜지스터 제작에는 지장이 없습니다.

다른 임베디드 메모리 테크놀로지와의 비교

1T-SRAM은 6T-SRAM(메가비트 밀도)에 버금가는 속도를 낸다.이는 eDRAM보다 상당히 빠른 속도이며, "quad-density" 변종은 약간 더 큽니다(10~15%의 주장이 있음).대부분의 주조 공장 공정에서 eDRAM을 사용하는 설계에는 추가적인 마스크와 가공 단계가 필요하므로 더 큰 1T-SRAM 다이 비용을 상쇄할 수 있습니다.또한 이러한 단계 중 일부는 매우 높은 온도를 필요로 하며 논리 트랜지스터가 형성된 후에 이루어져야 하며, 이로 인해 손상될 수 있습니다.

1T-SRAM은 디바이스(IC) 형식에서도 사용할 수 있습니다.닌텐도 게임큐브는 1T-SRAM을 주 메모리 저장소로 사용한 최초의 비디오 게임 시스템이다. 게임큐브는 여러 개의 전용 1T-SRAM 장치를 가지고 있다. 1T-SRAM은 닌텐도의 Wii 콘솔인 게임큐브의 후계기에도 사용된다.

이것은 1T D램과는 다릅니다.D램은 전용 캐패시터가 아닌 SOI 트랜지스터의 기생 채널 캐패시터를 사용하여 구축된 "캐패시터리스" D램 셀입니다.

MoSys는 1T-SRAM 어레이에 대해 다음과 같은 사이즈를 요구합니다.

1T-SRAM 셀 크기(μm²/비트 또는 mm²/Mbit)
프로세스 노드 250 nm 180 nm 130 nm 90 nm 65 nm 45 nm
6T-SRAM 비트 셀 7.56 4.65 2.43 1.36 0.71 0.34
머리 위로 11.28 7.18 3.73 2.09 1.09 0.52
1T-SRAM 비트 셀 3.51 1.97 1.10 0.61 0.32 0.15
머리 위로 7.0 3.6 1.9 1.1 0.57 0.28
1T-SRAM-Q 비트 셀 0.50 0.28 0.15 0.07
머리 위로 1.05 0.55 0.29 0.14

「 」를 참조해 주세요.

미국 특허 7,146,454"1T-SRAM 건축에 새로 고침 숨기는 것"*(사이프레스 세미 컨덕터에 의해)D램 재생은 SRAM캐시를 사용하여 숨어서 비슷한 시스템에 대해 설명합니다.

참조

  • Glaskowsky, Peter N. (1999-09-13). "MoSys Explains 1T-SRAM Technology: Unique Architecture Hides Refresh, Makes DRAM Work Like SRAM" (PDF). Microprocessor Report. 13 (12). Retrieved 2007-10-06.
  • Jones, Mark-Eric (2003-10-14). 1T-SRAM-Q: Quad-Density Technology Reins in Spiraling Memory Requirements (PDF) (Report). MoSys, Inc. Retrieved 2007-10-06.
  • MoSys 홈페이지
  • 미국 특허 6,256,248 1T-SRAM의 중심이 되고 있는 D램 배열을 보여 준다.
  • 미국 특허 6,487,135 1T-SRAM의 내부를 묘사하면서"1T D램"을 사용한다.
  • Youths, Techfor (2002-12-16). "1-T SRAM macros are preconfigured for fast integration in SoC designs". Archived from the original on 2019-07-20. Retrieved 2020-08-21.
  • Cataldo, Anthony (2002-12-16). "NEC, Mosys push bounds of embedded DRAM". EE Times. ISSN 0192-1541. Retrieved 2007-10-06.