자기 코어 메모리

Magnetic-core memory
1024비트(또는 128바이트)의 데이터를 저장하는 32x32 코어 메모리플레인4개의 사각형으로 구성된 그리드 와이어의 교차점에 있는 작고 검은 링은 페라이트 코어입니다.

마그네틱 코어 메모리는 1955년부터 1975년까지 20년 동안 랜덤 액세스 컴퓨터 메모리의 주요 형태였습니다.이러한 메모리는 종종 코어 메모리 또는 비공식적으로 코어라고 불립니다.

코어 메모리는 경질 자성 물질(일반적으로 반경질 페라이트)의 토로이드(링)를 변압기 코어로 사용합니다.여기서 코어를 통과하는 각 와이어는 변압기 권선 역할을 합니다.2개 이상의 와이어가 각 코어를 통과합니다.자기 이력에서는, 각 코어가 「기억」하거나 상태를 보존할 수 있습니다.

각 코어는 1비트의 정보를 저장합니다.코어는 시계방향 또는 시계반대방향으로 자화할 수 있습니다.코어에 저장된 비트의 값은 코어의 자화 방향에 따라 0 또는 1입니다.코어를 통과하는 일부 와이어의 전류 펄스에 의해 코어의 자화 방향을 어느 방향으로 설정할 수 있으므로 1 또는 0을 저장할 수 있습니다.각 코어를 통과하는 또 다른 와이어인 센스 와이어는 코어의 상태 변화 여부를 검출하기 위해 사용됩니다.

코어를 읽는 과정에서 코어가 0으로 리셋되어 소거됩니다.이를 파괴적 읽기라고 합니다.읽기 또는 쓰기가 되지 않을 경우, 전원이 꺼진 경우에도 코어는 마지막 값을 유지합니다.따라서 비휘발성 메모리의 일종입니다.

더 작은 코어와 와이어를 사용하여 코어의 메모리 밀도는 서서히 증가했으며 1960년대 후반에는 입방피트당 약 32킬로비트(리터당 약 0.9킬로비트)의 밀도가 일반적이었습니다.그러나 이 밀도에 도달하기 위해서는 매우 세심한 제조가 필요했으며, 이 제조는 공정을 자동화하기 위한 몇 번의 큰 노력에도 불구하고 거의 항상 수작업으로 수행되었습니다.이 기간 동안 비용은 비트당 약 1달러에서 비트당 약 1센트로 감소했습니다.1960년대 후반 정적 메모리(SRAM)를 만든 최초의 반도체 메모리 칩이 등장하면서 코어 메모리 시장이 잠식되기 시작했다.1970년에 최초로 성공한 다이나믹 랜덤 액세스 메모리(DRAM)인 인텔 1103이 그 뒤를 이었습니다.코어 [1]메모리는 1비트당 1센트의 양으로 이용할 수 있게 되어 종말을 맞이했습니다.

반도체 제조의 향상으로 인해 스토리지 용량이 급격히 증가하고 킬로바이트당 가격이 하락하는 반면 코어 메모리의 비용과 사양은 거의 변하지 않았습니다.코어 메모리는 1973년에서 1978년 사이에 시장에서 서서히 밀려났다.

배선 방법에 따라서는, 코어 메모리의 신뢰성이 뛰어난 경우가 있습니다.를 들어, 읽기 전용 코어 로프 메모리는 나사의 성공적인 달 착륙에 필수적인 미션 크리티컬한 아폴로 안내 컴퓨터에 사용되었다.

비록 코어 메모리가 구식이지만, 컴퓨터 메모리는 반도체로 만들어졌지만, 특히 실제 코어 메모리를 가진 기계로 일했던 사람들에 의해 여전히 "코어"라고 불립니다.컴퓨터 프로그램에서 중대한 오류가 발생했을 때 일반적으로 자동으로 수행되는 검사용 메모리의 전체 내용을 디스크에 저장함으로써 발생하는 파일을 여전히 "코어 덤프"라고 합니다.

역사

개발자

프로젝트 Whirlwind 코어 메모리

특정 자성 물질의 사각 이력 루프를 저장 또는 전환 장치로 사용하는 기본 개념은 컴퓨터 개발 초기부터 알려져 있었습니다.이러한 지식의 대부분은 변압기에 대한 이해로 개발되었으며, 이를 통해 특정 재료를 사용하여 제작할 때 증폭 및 스위치와 같은 성능을 얻을 수 있었습니다.안정된 스위칭 동작은 전기 공학 분야에서는 잘 알려져 있으며, 컴퓨터 시스템에 즉시 적용되었습니다.예를 들어 J. Presper Eckert와 Jeffrey Chuan Chuan은 1945년 ENIAC노력 [2]Moore School에서 이 개념에 대한 개발 작업을 수행했습니다.

로보틱스의 선구자 조지 데볼은 1946년 4월 3일 최초의 정적(움직이지 않는) 자기 메모리에 대한 특허를[3] 출원했다.데볼의 마그네틱 메모리는 5개의 추가[4][5][6][7][8] 특허를 통해 더욱 정교해졌고, 결국 최초의 산업용 로봇에 사용되었다.프레데릭 비에 씨는 1947년부터 디지털 논리회로 구축을 위한 변압기 사용에 관한 다양한 특허를 출원했다.완전히 개발된 핵심 시스템은 1947년에 특허를 받았으며 1956년에 [9]IBM에 의해 구입되었습니다.그러나 이러한 개발은 거의 알려지지 않았으며, 코어 개발의 주류는 일반적으로 세 개의 독립된 팀과 관련되어 있습니다.

상하이 태생의 미국인 물리학자 안왕(安王)과 1949년 [10][11]펄스 전달 제어 장치를 개발한 웨이둥 우(Way-Dong Woo)가 이 분야에서 상당한 연구를 수행했다.이 이름은 코어의 자기장이 전류 전환을 제어하기 위해 사용될 수 있는 방법을 가리킵니다. 그의 특허는 코어를 사용하여 지연선 또는 시프트 레지스터 메모리 시스템을 만드는 데 초점을 맞췄습니다.왕 씨와 우 씨는 당시 하버드대 컴퓨터 연구소에서 일하고 있었으며 하버드대는 연구실에서 만든 발명품을 홍보하는 데 관심이 없었다.Wang은 그 시스템에 대한 특허를 스스로 취득할 수 있었다.

MIT Project Whirlwind 컴퓨터는 실시간 항공기 추적을 위해 빠른 메모리 시스템이 필요했다.처음에는 브라운관에 기반한 스토리지 시스템인 Williams 튜브를 사용했지만, 변덕스럽고 신뢰할 수 없는 것으로 판명되었습니다.1940년대 후반에 몇몇 연구자들이 컴퓨터 메모리에 마그네틱 코어를 사용하는 아이디어를 생각해 냈지만 MIT 컴퓨터 엔지니어 Jay Forrester는 정보의 [12][13]3D 스토리지를 가능하게 하는 동시 전류 코어 메모리의 발명으로 주요 특허를 받았습니다.Project Wirlwind의 William Papian은 내부 메모에서 이러한 노력 중 하나인 "정적 자기 지연선"을 인용했다.32 × 32 × 16 비트의 첫 번째 코어 메모리는 1953년 여름에 Wirlwind에 설치되었습니다.Papian은 다음과 같이 말했습니다.「자기 코어 스토리지는, ①스토리지에 소비하는 유지 보수 시간이 단축되어 신뢰성이 향상되고 ② 액세스 시간이 단축되어(코어 액세스 시간은 9 마이크로초, 튜브 액세스 시간은 약 25 마이크로초), 그 결과 컴퓨터 [14]동작 속도가 향상됩니다.」

2011년 4월 Forrester는 다음과 같이 회상했습니다.Wang의 코어 사용은 랜덤 액세스 메모리 개발에 영향을 주지 않았습니다.Wang의 기억은 비싸고 복잡했다.제 기억으로는, 완전히 정확하지는 않지만, 바이너리 비트당 2개의 코어를 사용했고, 기본적으로는 조금 앞으로 나아가는 지연선이었습니다.집중해서 생각해도 우리의 목적에 맞지 않는 접근이었습니다.그는 1975년 [15]발명과 그와 관련된 사건들을 설명한다.Forrester는 그 후 다음과 같이 관찰했습니다.「랜덤 액세스 자기 코어 메모리가 컴퓨터 테크놀로지의 링크 누락에 대한 해결책이라고 업계를 납득시키는 데 약 7년이 걸렸습니다.그 후 우리는 특허법원에서 7년을 보내며 그들이 모두 [16]먼저 생각해 낸 것이 아니라는 것을 설득했습니다."

코어의 초기 개발에 관여한 세 번째 개발자는 Jan A였습니다. RCARajchman입니다.다재다능한 발명가인 Rajchman은 얇은 금속 [17]튜브로 감싼 페라이트 밴드를 사용하여 독특한 코어 시스템을 설계했고 1949년 [9]변환된 아스피린 프레스를 사용하여 그의 첫 번째 사례를 만들었습니다.Rajchman은 나중에 Williams 튜브 버전을 개발했고 Selectron의 [18]개발을 주도했다.

1951년 두 가지 핵심 발명품이 자기 코어 메모리의 개발을 이끌었다.첫 번째, An Wang의 읽기 후 쓰기 사이클은 판독된 데이터를 지우는 동작으로 2개의 코어를 사용하여 (50비트로 구성된) 직렬 1차원 시프트 레지스터를 구성할 수 있는 스토리지 미디어를 사용하는 방법에 대한 문제를 해결했습니다.Wang 코어 시프트 레지스터는 컴퓨터 역사 박물관의 혁명 전시회에 있습니다.두 번째는 Forrester의 동시 전류 시스템으로, 소수의 와이어가 다수의 코어를 제어하여 수백만 비트의 3D 메모리 어레이를 가능하게 했습니다.코어의 최초 사용은 Wirlwind 컴퓨터에서 이루어졌으며 Project Wirlwind의 가장 유명한 기여는 "랜덤 액세스, 자기 코어 스토리지 기능"[19]이었습니다.상용화는 빠르게 이어졌다.Magnetic Core는 1955년 7월에 IBM[20] 702의 주변기기에 사용되었고, 이후 702 자체에 사용되었습니다.IBM 704(1954년)와 Feranti Mercury(1957년)는 자기 코어 메모리를 사용했습니다.

1950년대 초 제버그사가 1953년에 개발되어 [21]1955년에 출시된 V200을 시작으로 새로운 종류의 주크박스의 "토마트" 메모리에 동시 전류 코어 메모리 스토리지의 첫 번째 상용 애플리케이션 중 하나를 개발한 것은 1950년대 초반이었다.컴퓨팅, 텔레포니 및 산업 프로세스 제어에는 수많은 용도가 뒤따랐습니다.

특허 분쟁

Wang의 특허는 1955년까지 인정되지 않았고, 그 무렵에는 이미 자기 코어 메모리가 사용되고 있었다.이로 인해 오랜 소송이 시작되었고, 결국 IBM이 Wang으로부터 50만 [22]달러에 특허를 완전히 사들임으로써 끝이 났습니다.왕씨는 이 자금을 중국 출신의 학교 친구인 추게야오 박사와 공동 설립한 왕 연구소를 크게 확장하는데 사용했다.

MIT는 코어 메모리에 대해 IBM에 비트당 0.02달러의 로열티를 부과하기를 원했다.1964년, 수년간의 법적 분쟁 끝에 IBM은 포레스터의 특허에 대한 권리를 위해 MIT에 1,300만 달러를 지불했습니다. 이는 지금까지 [23][24]가장 큰 규모의 특허 계약입니다.

생산 경제

1953년에 테스트되었지만 아직 변형되지 않은 코어의 가격은 각각 0.33달러였습니다.제조 규모가 증가함에 따라 1970년까지 IBM은 연간 200억 개의 코어를 생산했으며 코어당 가격은 US$0.0003까지 떨어졌습니다.코어 사이즈는 1950년대 직경 약 0.1인치(2.5mm)에서 [25]1966년 0.013인치(0.33mm)로 같은 기간 축소되었습니다.1개의 코어의 자화를 뒤집는 데 필요한 전력은 볼륨에 비례하므로 이는 소비전력의 125배 감소를 나타냅니다.

완전한 코어 메모리 시스템의 비용은 코어를 통과하는 와이어의 스트링 비용이 대부분을 차지했습니다.Forrester의 동시 전류 시스템에서는 와이어 중 하나를 코어와 45도 각도로 연결해야 했습니다. 이 와이어는 기계로 배선하기가 어려웠습니다. 따라서 코어 어레이는 미세한 모터 제어를 가진 작업자가 현미경으로 조립해야 했습니다.

1956년 IBM의 한 그룹은 처음 몇 개의 와이어를 각 코어에 자동으로 삽입하는 기계에 대한 특허를 출원했습니다.이 기계는 코어의 전체 평면을 "둥지"에 고정시킨 다음 와이어를 [26]안내하기 위해 코어에 속이 빈 바늘을 밀어 넣었습니다.이 머신을 사용하면 128x128 [27]코어 어레이에서 X 및 Y 셀렉트 라인 스트레이트에 걸리는 시간을 25시간에서 12분으로 단축할 수 있습니다.

코어가 작기 때문에 중공 바늘을 사용할 수 없었지만, 반자동 코어 스레딩에는 수많은 발전이 있었습니다.안내로가 있는 지지 둥지가 개발되었습니다.코어는 제조 및 사용 중 지지되는 백킹 시트 "패치"에 영구적으로 접합되었습니다.실을 꿰는 바늘을 와이어에 맞대어 용접했기 때문에 바늘과 와이어 직경이 동일하여 [28][29]바늘 사용을 완전히 없애기 위한 노력을 기울였다.

자동화의 관점에서 가장 중요한 변화는 감지 와이어와 억제 와이어의 조합으로, 회로 대각선 감지 와이어가 필요하지 않았습니다.레이아웃이 조금만 변경되어도 [30][31]각 패치의 코어를 더욱 촘촘하게 패킹할 수 있게 되었습니다.

1960년대 초까지 코어의 비용은 거의 보편화되었고 저렴한 저성능 드럼 메모리와 진공 튜브를 사용한 고가의 고성능 시스템, 그리고 나중에는 이산 트랜지스터를 메모리로 대체하였다.코어 메모리의 비용은 테크놀로지의 수명 동안 급격히 감소했습니다.비용은 비트당 약 1.00달러에서 시작하여 비트당 약 0.01달러로 떨어졌습니다.코어는 1970년대에 집적 반도체 램 칩으로 교체되었다.

1960년대 코어 메모리의 규모, 경제성, 기술을 보여주는 예로는 [33]1967년까지 MIT 인공지능 연구소PDP-6에 설치된 256K 36비트 워드(1.2MiB[32]) 코어 메모리 유닛이 있다.이것은 당시 "상상할 수 없을 정도로 거대하다"고 여겨졌고 "모비 기억"[34]이라는 별명을 얻었다.가격은 $380,000(비트당 0.04달러), 폭 69인치, 높이 50인치, 깊이 25인치로, 지지 회로(16킬로비트/피트 = 6.7킬로비트/파운드)를 갖췄다.사이클 시간은 2.75μs였다.[35][36][37]

묘사

X/Y 라인 동시 전류 설정에서의 4×4 자기 코어 메모리의 평면도.X와 Y는 드라이브 라인, S는 센스, Z는 금지입니다.화살표는 쓸 전류의 방향을 나타냅니다.
코어 플레인의 클로즈업.링 사이의 거리는 약 1mm(0.04인치)입니다.녹색의 수평선은 X, Y선은 갈색이며 배면을 향해 수직입니다.감지 와이어는 대각선이고 주황색이며 금지 와이어는 수직 트위스트 페어입니다.

"코어"라는 용어는 자기 코어를 둘러싼 권선을 가진 기존 변압기에서 유래했습니다.코어 메모리에서는 와이어가 임의의 코어를 1회 통과합니다.이것은 1회 회전 디바이스입니다.메모리 코어에 사용되는 재료의 특성은 전력 변압기에 사용되는 재료와 크게 다릅니다.코어 메모리용 자성 재료는 높은 수준의 자기 잔류성, 높은 자성을 유지하는 능력 및 낮은 보자기성을 요구하므로 자화 방향을 변경하는 데 필요한 에너지가 줄어듭니다.코어는 1비트를 인코딩하는2가지 상태를 취할 수 있습니다.코어 메모리 내용은 메모리 시스템의 전원이 꺼진 상태(비휘발성 메모리)에서도 유지됩니다.단, 코어가 읽히면 "0" 값으로 리셋됩니다.컴퓨터 메모리 시스템의 회로는 즉시 다시 쓰기 사이클로 정보를 복원합니다.

코어 메모리의 구조

Omnibus 기반(PDP 8/e/f/m) PDP-8 코어 메모리 플레인을 구성하는 상호 연결된 3개의 모듈 중 하나.
Omnibus 기반의 PDP-8 코어 메모리 플레인을 구성하는 상호 연결된 3개의 모듈 중 하나.이것은 3개의 중간이며, 실제 페라이트 코어의 어레이가 포함되어 있습니다.
Omnibus 기반의 PDP-8 코어 메모리 플레인을 구성하는 상호 연결된 3개의 모듈 중 하나.

코어 메모리의 가장 일반적인 형태인 X/Y 라인 동시 전류는 컴퓨터의 메인 메모리에 사용되며, 다수의 작은 트로이덜 페리매틱 세라믹 페라이트(코어)로 구성되어 있으며, 코어 중앙의 구멍을 통해 와이어가 짜여져 있습니다.초기 시스템에는 X, Y, SenseInhibit4개의 와이어가 있었지만 이후 코어는 2개의 와이어를 하나의 Sense/Inhibit [30]라인으로 결합했습니다.각 트로이드는 1비트(0 또는 1)를 저장합니다.각 평면의 한 비트에 한 번의 사이클로 접근할 수 있기 때문에 단어 배열의 각 기계 워드는 평면의 "스택" 위에 분산되어 있었습니다.각 평면은 단어의 한 비트를 병렬로 조작하여 전체 단어를 한 사이클로 읽거나 쓸 수 있게 합니다.

코어는 트로이드를 만드는 데 사용되는 페라이트 재료의 "스퀘어 루프" 특성에 의존합니다.코어를 통과하는 와이어의 전류는 자기장을 생성합니다.특정 강도("선택") 이상의 자기장만 코어의 자기 극성을 변경할 수 있습니다.메모리 위치를 선택하려면 X선과 Y선 중 하나가 이 변경을 일으키는 데 필요한 전류("반 선택")의 절반으로 구동됩니다.X선과 Y선이 교차하는 곳에서 생성된 결합 자기장(논리 AND 기능)만 상태를 변경하기에 충분합니다. 다른 코어에는 필요한 필드의 절반만 표시되거나 "반 선택"되거나 전혀 표시되지 않습니다.와이어를 통해 특정 방향으로 전류를 흐르게 함으로써 결과적으로 유도된 자기장이 선택된 코어의 자속을 한 방향 또는 다른 방향(시계 방향 또는 시계 반대 방향)으로 순환시킵니다.한 방향은 저장된 1이고 다른 방향은 저장된 0입니다.

코어의 트로이덜 모양은 자기 경로가 닫히고 자극이 없으므로 외부 플럭스가 매우 적기 때문에 선호됩니다.이것에 의해, 코어의 자기장이 상호 작용하지 않고, 코어를 밀착시킬 수 있습니다.초기 코어 어레이에서 사용된 45도 교대로의 위치 설정은 대각선 감지 와이어에 의해 필요했습니다.이러한 대각선 와이어를 제거함으로써 보다 엄격한 패킹이 [31]가능해졌다.

읽기와 쓰기

읽기 동작 중의 자기 메모리 코어의 이력 곡선도.감지 라인 전류 펄스는 코어의 원래 자화 상태에 따라 높음("1") 또는 낮음("0")입니다.

코어 메모리의 비트를 읽기 위해 회로는 코어에서 교차하는 선택된 X선과 Y선을 구동하여 0 상태에 할당된 극성으로 비트를 플립하려고 합니다.

  • 비트가 이미0일 경우 코어의 물리 상태는 영향을 받지 않습니다.
  • 이전에 비트가 1이었다면 코어는 자기 극성을 바꿉니다.지연 후 이 변화는 전압 펄스를 감지 라인으로 유도합니다.

이러한 펄스의 검출은 비트에 가장 최근에 1이 포함되었음을 의미합니다. 펄스가 없다는 것은 비트에 0이 포함되었음을 의미합니다.전압 펄스를 감지하는 지연을 코어 메모리의 액세스 시간이라고 합니다.

이러한 판독 후에 비트에 0이 포함됩니다.이것은 코어 메모리액세스가 파괴적 읽기라고 불리는 이유를 나타내고 있습니다.코어의 내용을 읽는 조작은, 이러한 내용을 소거해, 곧바로 재작성할 필요가 있습니다.

코어 메모리의 비트를 쓰기 위해서, 회로는 판독 조작이 있어 비트가 0인 것을 전제로 합니다.

  • 1비트를 쓰기 위해 선택한 X 및 Y 라인이 읽기 작업에 대해 반대 방향으로 전류로 구동됩니다.판독값과 마찬가지로 X선과 Y선의 교차점에 있는 코어는 자기 극성을 변화시킵니다.
  • 0 비트를 쓰려면 두 가지 방법을 적용할 수 있습니다.첫 번째는 원래 방향으로 전류를 흘리는 판독 과정과 동일합니다.두 번째는 논리를 뒤집었다.즉, 쓰기 0비트는 1비트의 쓰기를 금지합니다.Inhibit 회선을 통해서도 같은 양의 전류가 송신됩니다.그러면 각 코어를 통과하는 순 전류가 선택 전류의 절반으로 감소하여 극성의 변화를 억제합니다.

액세스 시간과 리라이트 시간은 메모리 사이클 시간입니다.

감지 와이어는 읽기 중에만 사용되며 금지 와이어는 쓰기 중에만 사용됩니다.이 때문에, 이후의 코어 시스템에서는, 2개의 와이어를 1개의 와이어로 조합해 메모리 컨트롤러의 회로를 사용해 와이어의 기능을 전환했습니다.그러나 감지 와이어가 너무 많은 코어를 교차하는 경우 각 단일 코어의 전압이 중첩되기 때문에 절반 선택 전류도 라인 전체에 걸쳐 상당한 전압을 유도할 수 있습니다.이러한 "잘못 읽음"의 잠재적 위험은 감지 와이어의 최소 수를 제한합니다.감지 와이어를 증가시키려면 더 많은 디코드 회로가 필요합니다.

코어 메모리 컨트롤러는 모든 읽기에 즉시 쓰기가 이루어지도록 설계되어 있습니다(읽기가 모든 비트를 0으로 강제적으로 설정했기 때문에, 쓰기가 이러한 일이 일어났다고 가정했기 때문입니다).컴퓨터는 이 사실을 이용하기 시작했다.예를 들어 메모리 내의 값을 읽고 증분할 수 있습니다(예:AOS하드웨어는 읽기 단계와 단일 메모리 사이클의 쓰기 단계 사이의 값을 증가시킵니다(메모리 컨트롤러가 사이클 중간에 잠시 멈추도록 신호하는 것일 수도 있음).이것은, 판독과 기입 사이클로 값을 취득해, 일부의 프로세서 레지스터로 값을 증가시킨 후, 다른 판독과 기입 사이클로 새로운 값을 기입하는 프로세스보다 2배 고속인 경우가 있습니다.

다른 형태의 코어 메모리

CDC 6600에서 사용되는 64 x 64 비트(4 Kb)의 10.8 x 10.8 cm 자기 코어 메모리 평면.1비트당 2개의 와이어가 있는 워드라인 아키텍처를 보여줍니다.

워드선 코어 메모리는 종종 레지스터 메모리를 제공하기 위해 사용되었습니다.이 유형의 다른 이름은 선형 선택 및 2-D입니다.이 코어 메모리의 형태는 일반적으로 평면의 각 코어를 통해 워드 읽기, 워드 쓰기 및 비트 감지/쓰기 3개의 와이어를 연결합니다.워드를 읽거나 지우려면 하나 이상의 워드 읽기 라인에 전체 전류가 인가됩니다. 그러면 선택한 코어와 플립 유도 전압 펄스가 비트 감지/쓰기 라인에서 지워집니다.읽기의 경우 보통 워드 읽기 행이 하나만 선택되지만, 지우기의 경우 비트 감지/쓰기 행이 무시된 상태에서 여러 워드 읽기 행을 선택할 수 있습니다.워드를 쓰기 위해 하나 이상의 워드 쓰기 라인에 하프 전류를 인가하고 각 비트 감지/쓰기 라인에 하프 전류를 인가하여 설정한다.일부 설계에서는 워드 읽기 라인과 워드 쓰기 라인이 하나의 와이어로 결합되어 비트당 와이어가 2개뿐인 메모리 배열이 생성되었습니다.쓰기의 경우 여러 의 워드 쓰기 행을 선택할 수 있습니다.따라서 여러 단어를 한 사이클로 지우거나 동일한 값으로 쓸 수 있다는 점에서 X/Y 라인 동시 전류에 비해 성능이 우수합니다.일반적인 머신의 레지스터 세트는 보통 이 코어 메모리 형태의 작은 평면 하나만 사용합니다.CDC 6600의 확장 코어 스토리지(ECS) 보조 메모리 등, 이 테크놀로지에 의해서, 최대 200만 개의 60비트 워드에 달하는 대용량 메모리가 구축되고 있습니다.

코어 로프 메모리라고 불리는 다른 형태의 코어 메모리는 읽기 전용 스토리지를 제공했습니다.이 경우 선형 자성 물질이 더 많은 코어를 변압기로 사용했을 뿐 개별 코어 내에 실제로 자기적으로 저장된 정보는 없었습니다.그 낱말에는 각각 하나의 핵심이 있었다.소정의 메모리 주소의 내용을 읽어내면, 그 주소에 대응하는 와이어에 전류의 펄스가 발생한다.각 주소 와이어는 2진수 [1]를 나타내기 위해 코어를 통과하거나 2진수 [0]를 나타내기 위해 코어의 바깥쪽에 스레드화되었습니다.예상대로 코어는 읽기/쓰기 코어 메모리보다 물리적으로 훨씬 더 컸습니다.이런 종류의 메모리는 매우 신뢰성이 뛰어납니다.한 예로 나사의 달 착륙에 사용된 아폴로 안내 컴퓨터가 있다.

물리적 특성

초기 코어 메모리의 성능은 오늘날의 용어로 1MHz의 클럭 속도(Apple II 및 Commodore 64와 같은 1980년대 초반 가정용 컴퓨터에 상당)와 거의 비슷하다고 특징지을 수 있습니다.초기 코어 메모리 시스템은 약 6µs의 사이클 타임을 가지고 있었는데, 1970년대 초에는 1.2µs까지 떨어졌고, 70년대 중반에는 600ns(0.6µs)까지 감소했습니다.일부 설계에서는 성능이 크게 향상되었습니다.CDC 6600의 메모리 사이클 시간은 1964년에 200mA의 [38]반선택 전류를 필요로 하는 코어를 사용하여 1.0µs였습니다.액세스 시간을 단축하고 데이터 레이트(대역폭)를 높이기 위해 가능한 모든 것을 실시했습니다.각각 1비트의 데이터 워드를 저장하는 복수의 코어 그리드를 동시에 사용하는 것도 포함됩니다.예를 들어 32비트 워드의 1비트와 함께 코어 그리드를 32개씩 사용하고 컨트롤러는 32비트 워드 전체에 단일 읽기/쓰기 사이클로 액세스할 수 있습니다.

코어 메모리는 비휘발성 스토리지입니다.전원 없이 콘텐츠를 무기한 유지할 수 있습니다.또한 EMP와 방사선의 영향을 비교적 받지 않는다.이는 1세대 산업용 프로그래머블 컨트롤러, 군사 시설 및 전투기와 같은 차량, 우주선 등의 일부 애플리케이션에서 중요한 이점이었으며, 반도체 MOS 메모리(MOSFET 참조)를 사용할 수 있게 된 이후 몇 년 동안 코어가 사용되게 되었다.를 들어, 우주왕복선 IBM AP-101B 비행 컴퓨터는 핵심 메모리를 사용했는데, 이는 챌린저호가 분해된 [39]후 1986년 바다로 추락하는 과정에서도 기억의 내용을 보존했다.초기 노심의 또 다른 특징은 보압력이 온도에 매우 민감하다는 것입니다. 한 온도에서 적절한 반선택 전류는 다른 온도에서 적절한 반선택 전류가 아닙니다.따라서 메모리 컨트롤러에는 온도 센서(일반적으로 서미스터)가 포함되어 있어 온도 변화에 따라 전류 레벨을 올바르게 조정합니다.예를 들어 Digital Equipment CorporationPDP-1 컴퓨터에 사용하는 코어 메모리를 들 수 있습니다.이 전략은 공랭식 컴퓨터PDP 라인용으로 DEC가 구축한 모든 후속 코어 메모리 시스템에서 계속됩니다.온도 민감도를 다루는 또 다른 방법은 자기 코어 "스택"을 온도 조절식 오븐에 넣는 것이었습니다.그 예로는 IBM 1620의 열선 코어 메모리(작동 온도 약 106°F(41°C)에 도달하는 데 최대 30분이 소요될 수 있음)와 IBM 7090, IBM 7094s 초기 및 IBM 7030의 열선 코어 메모리가 있습니다.

코어를 냉각하는 대신 가열하는 것은 주요 요건이 일관된 온도였기 때문입니다.또, 코어의 온도나 온도보다 상온보다 훨씬 높은 온도를 유지하는 것이 쉽고(또한 비용도 저렴합니다).

1980년에 DEC Q 버스 컴퓨터에 들어가는 16kW(킬로우드, 32kB에 상당) 코어 메모리 보드의 가격은 약 3,000달러였습니다.당시 코어 어레이와 서포트용 전자제품은 약 25×20cm 크기의 단일 프린트 회로 기판에 장착되며 코어 어레이는 PCB보다 몇 mm 위에 장착되고 금속 또는 플라스틱 플레이트로 보호되었습니다.

코어 메모리의 하드웨어 문제를 진단하려면 시간이 많이 걸리는 진단 프로그램을 실행해야 했습니다.모든 비트가 1과 0을 포함할 수 있는지 빠른 테스트를 통해 확인했지만 이들 진단에서는 코어 메모리를 최악의 패턴으로 테스트하여 몇 시간 동안 실행해야 했습니다.대부분의 컴퓨터에는 하나의 코어 메모리 보드만 탑재되어 있기 때문에, 이러한 진단은 메모리내에서 스스로 이동해, 모든 것을 테스트할 수 있게 되었습니다.고급 테스트는 "슈무 테스트"라고 불리며, 감지 라인이 테스트된 시간("스트로브")과 함께 절반 선택 전류를 수정했습니다.이 테스트의 데이터 플롯은 "슈무"라고 불리는 만화 캐릭터와 닮았고 이름은 고착되었다.대부분의 경우, 코어 어레이를 테이블 위에 올려놓고 프린트 기판을 가볍게 두드리는 것으로 오류를 해결할 수 있습니다.이로 인해 코어를 통과하는 와이어를 따라 코어의 위치가 약간 변경되어 문제가 해결될 수 있습니다.코어 메모리는 당시의 다른 컴퓨터 컴포넌트에 비해 매우 신뢰할 수 있는 것으로 판명되었기 때문에 이 절차는 거의 필요하지 않았습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Bellis, Mary (23 February 2018). "Who Invented the Intel 1103 DRAM Chip?". Thought Co. US.
  2. ^ Eckert, J. Presper (October 1953). "A Survey of Digital Computer Memory Systems". Proceedings of the IRE. US: IEEE. 41 (10): 1393–1406. doi:10.1109/JRPROC.1953.274316. ISSN 0096-8390. S2CID 8564797.
  3. ^ "Magnetic Process Control No. 2590091" (PDF). Georgedevol.com. 25 March 1952. Retrieved 15 November 2021.
  4. ^ "Magnetic Storage ands Sensing Device No. 2741757" (PDF). Georgedevol.com. 25 March 1952. Retrieved 15 November 2021.
  5. ^ "Sensing Device for Magnetic Record No. 2926844" (PDF). Georgedevol.com. 25 March 1952. Retrieved 15 November 2021.
  6. ^ "Magnetic Storage Devices No. 3035253" (PDF). Georgedevol.com. 25 March 1952. Retrieved 15 November 2021.
  7. ^ "Coincidence Detectors No. 3016465" (PDF). Georgedevol.com. 25 March 1952. Retrieved 15 November 2021.
  8. ^ "Ferroresonant Devices No. 3246219" (PDF). Georgedevol.com. 25 March 1952. Retrieved 15 November 2021.
  9. ^ a b Reilly, Edwin D. (2003). Milestones in computer science and information technology. Westport, CT: Greenwood Press. p. 164. ISBN 1-57356-521-0.
  10. ^ "Wang Interview, An Wang's Early Work in Core Memories". Datamation. US: Technical Publishing Company: 161–163. March 1976.
  11. ^ US 2708722, Wang, An, "펄스 전송 제어 장치"는 2020년 5월 17일 발행되었습니다.
  12. ^ Forrester, Jay W. (1951). "Digital Information In Three Dimensions Using Magnetic Cores". Journal of Applied Physics. 22 (22). doi:10.1063/1.1699817.
  13. ^ US 2736880, Forrester, Jay W., "멀티코어 디지털 정보 스토리지 디바이스" 1956년 2월 28일 발행
  14. ^ "Whirlwind" (PDF). The Computer Museum Report. Massachusetts: The Computer Museum: 13. Winter 1983 – via Microsoft.
  15. ^ Evans, Christopher (July 1983). "Jay W. Forrester Interview". Annals of the History of Computing. 5 (3): 297–301. doi:10.1109/mahc.1983.10081. S2CID 25146240.
  16. ^ Kleiner, Art (4 February 2009). "Jay Forrester's Shock to the System". The MIT Sloan Review. US. Retrieved 1 April 2018.
  17. ^ Jan A. Rajchman, Magnetic System, 미국 특허 2,792,563은 1957년 5월 14일에 부여되었습니다.
  18. ^ Hittinger, William (1992). "Jan A. Rajchman". Memorial Tributes. US: National Academy of Engineering. 5: 229.
  19. ^ Redmond, Kent C.; Smith, Thomas M. (1980). Project Whirlwind - The History of a Pioneer Computer. Bedford, Mass.: Digital Press. p. 215. ISBN 0932376096.
  20. ^ Pugh, Emerson W.; Johnson, Lyle R.; Palmer, John H. (1991). IBM's 360 and Early 370 Systems. MIT Press. p. 32. ISBN 978-0-262-51720-1.
  21. ^ Clarence Schultz와 George Boesen, 자동 축음기 선택자, 미국 특허 2,792,563은 1960년 2월 2일에 부여되었습니다.
  22. ^ "An Wang Sells Core Memory Patent to IBM". US: Computer History Museum. Retrieved 12 April 2010.
  23. ^ "Magnetic Core Memory". CHM Revolution. Computer History Museum. Retrieved 1 April 2018.
  24. ^ Puh, Johnson & Palmer 1991, 페이지 182
  25. ^ Puh, Johnson & Palmer 1991, 페이지 204-6
  26. ^ 월터 P.Show and Roderick W. Link, Method and Device for Threading Throughed Archities, 미국 특허 2,958,126, 1960년 11월 1일 부여.
  27. ^ Bashe, Charles J.; Johnson, Lyle R.; Palmer, John H. (1986). IBM's Early Computers. Cambridge, MA: MIT Press. p. 268. ISBN 0-262-52393-0.
  28. ^ 로버트 L. 판사, 와이어 스레드화 방법 및 장치, 미국 특허 3,314,131은 1967년 4월 18일에 부여되었다.
  29. ^ 로널드 A.Beck와 Dennis L. Breu, 핵심 패치 스트링 방법, 미국 특허 3,872,581은 1975년 3월 25일에 부여되었습니다.
  30. ^ a b 크레이튼 D.Barnes, et al., U.S. Patent 3,329,940은 1967년 7월 4일에 허가된 감지 및 억제 기능을 위한 단일 권선을 가진 자기 코어 저장 장치.
  31. ^ a b Victor L. Sell and Syed Alvi, 고밀도 코어 메모리 매트릭스, 미국 특허 3,711,839는 1973년 1월 16일에 부여되었습니다.
  32. ^ 내부적으로는 Moby Memory는 워드당 40비트였지만 PDP-10 프로세서에는 노출되지 않았습니다.
  33. ^ Project MAC. Progress Report IV. July 1966-July 1967 (PDF) (Report). Massachusetts Institute of Technology. p. 18. 681342. Archived from the original (PDF) on 8 May 2021. Retrieved 7 December 2020.
  34. ^ Eric S. Raymond, Guy L. Steel, The New Hacker's Dictionary, 1996년 제3판, ISBN 02680920, 전문용어 파일, s.v. 'moby', 페이지 307
  35. ^ "FABRI-TEK Mass Core 'Moby' Memory". Computer History Museum. US. 102731715. Retrieved 7 December 2020.
  36. ^ Krakauer, Lawrence J. "Moby Memory". Retrieved 7 December 2020.
  37. ^ Steven Levy, 해커: Heroes of the Computer Revolution, 2010 (25주년 기념판), ISBN 1449393748, 페이지 98
  38. ^ "Section 4". Control Data 6600 Training Manual. Control Data Corporation. June 1965. Document number 60147400.
  39. ^ "Magnetic Core Memory". US: National High Magnetic Field Laboratory: Museum of Electricity and Magnetism. Archived from the original on 10 June 2010.

외부 링크