저항성 랜덤 액세스 메모리

Resistive random-access memory

저항성 랜덤 액세스 메모리(ReRAM 또는 RRAM)는 비휘발성(NV) 랜덤 액세스(RAM) 컴퓨터 메모리의 일종으로, 유전체 솔리드 스테이트 재료(멤리스터라고도 불린다)의 저항을 변화시켜 동작합니다.

ReRAM은 전도성 브리지 RAM(CBRAM) 및 상변화 메모리(PCM)와 다소 유사합니다.CBRAM은 전해질 재료에 쉽게 용해되는 이온을 제공하는 1개의 전극을 포함하며, PCM은 비정질에서 결정질 또는 결정에서 비정질까지 상변화를 일으키기에 충분한 줄 가열이 필요합니다.이와는 대조적으로 ReRAM은 산소 공실(산소가 제거된 산화물 결합 위치)으로 알려진 얇은 산화물 층에서 결함을 발생시키는 것과 관련이 있으며, 이러한 결함은 이후 전기장에서 충전되어 표류할 수 있습니다.산화물의 산소 이온과 공극의 움직임은 반도체에서 전자와 구멍의 움직임과 유사합니다.

ReRAM은 당초 플래시 메모리의 대체 기술로 여겨졌지만, ReRAM의 비용과 성능 면에서는 기업이 대체를 진행하기에 충분하지 않았습니다.ReRAM에는 폭넓은 소재를 사용할 수 있다고 합니다.그러나 널리 사용되는 고분자 게이트 유전체 HfO2 저전압 ReRAM으로 사용할 수 있다는 사실이[1] 밝혀짐에 따라 연구자들은 더 많은 가능성을 조사하게 되었습니다.

RRAM®은 유럽연합([2]EU) 회원국을 포함한 일부 국가에서 일본의 전자 부품 제조업체인 Sharp Corporation의 등록 상표입니다.

역사

2000년대 초, ReRAM은 많은 기업이 개발 중이었고, 일부는 이 [3][4][5]기술의 다양한 구현을 주장하며 특허를 출원했다.ReRAM은 당초 제한된 KB 용량 [citation needed]규모로 상용화에 들어갔다.

2012년 2월 램버스는 유니티 세미컨덕터라는 ReRAM 회사를 [6]3500만달러에 인수했다.Panasonic은 2012년 5월에 산화탄탈 1T1R (1 트랜지스터 – 1 저항)메모리 셀 [7]아키텍처를 기반으로 ReRAM 평가 키트를 출시했습니다.

2013년 크로스바는 1TB의 데이터를 저장할 수 있는 우표 크기의 칩으로 ReRAM 프로토타입을 선보였다.2013년 8월 회사는 ReRAM 칩의 대량 생산이 [8]2015년으로 예정되어 있다고 주장했다.메모리 구조(Ag/a-Si/Si)는 실버 기반의 CBRAM과 매우 유사합니다.

2013년에는 멤리스터 기반의 ReRAM 웨이퍼를 시연해 낸드플래시 [9]용량 증가세가 멈추는 시점에 맞춰 2018년에는 이 기술을 기반으로 한 100TB SSD를 2020년에는 1.5PB 용량으로 출시할 수 있을 것으로 전망했다.

페로브스카이트에서 전이금속산화물, 칼코게나이드까지 다양한 유전체 재료에 기초한 다양한 형태의 ReRAM이 공개되었다.이산화실리콘[10]1966년 5월부터 저항성 스위칭이 나타나는 것으로 나타났으며, 최근 다시 [11][12]연구되고 있다.

1963년과 1964년에 네브래스카 대학교 링컨의 멤버들에 [13][14]의해 박막 저항 메모리 배열이 처음 제안되었습니다.이 새로운 박막 저항 메모리에 대한 추가 연구는 1967년 [15][16]J.G. 시몬스에 의해 보고되었다.1970년, 원자력 연구 기관과 리즈 대학의 회원들은 [17]: 1180 이론적으로 메커니즘을 설명하려고 시도했다.1997년 5월 미국 플로리다대와 허니웰 연구팀은 전자 사이클로트론 공명 플라즈마 [18]식초를 이용한 자기저항 랜덤 액세스 메모리 제조법을 보고했다.

Leon Chua는 ReRAM을 포함한 모든 2단자 비휘발성 메모리 디바이스를 멤리스터로 간주해야 한다고 주장했다.[19]HP연구소의 스탠 윌리엄스도 ReRAM이 [20]멤리스터라고 주장했다.그러나, 다른 사람들은 이 용어에 이의를 제기했고, memristor 이론이 물리적으로 실현 가능한 장치에 적용되는지는 [21][22][23]의문의 여지가 있습니다.레독스 기반의 저항 스위칭 소자(ReRAM)가 현재의 멤리스터 이론으로 커버되는지 여부는 논쟁의 [24]여지가 있다.

실리콘 산화물은 저항 스위칭의 흥미로운 예를 제시합니다.표면 기반(mesa 구조의 표면에서 내부 또는 외부일 수 있는) 노출된 가장자리에서 전도성 실리콘 필라멘트가 생성되는 표면 기반과 산화물의 부피 내에서 산소 공실 필라멘트가 생성되는 벌크 스위칭의 두 가지 고유한 고유 스위칭 모드가 보고되었다.전자의 모드에서는 공기 중의 필라멘트가 산화되기 때문에 전환이 가능하도록 밀폐 씰링이 필요합니다.후자는 밀봉할 필요가 없습니다.2014년 라이스 대학 연구진은 외부 가장자리 구조가 없는 다공질 실리콘 산화물 유전체를 사용한 실리콘 필라멘트 기반 장치를 발표했습니다. 오히려 필라멘트가 모공 내 가장자리에 형성되었습니다.장치는 실온에서 제조할 수 있으며 2V 미만의 전압, 높은 온오프 비율, 낮은 전력 소비, 셀당 9비트 용량, 높은 스위칭 속도 및 우수한 내구성을 갖추고 있습니다.공기중에서의 동작불능에 관한 문제는 기기를 [25]밀폐하여 해결할 수 있다.2012년부터 [12]UCL(University College London)의 연구진이 개척한 산화실리콘 벌크 스위칭은 낮은 일렉트로포밍 전압(2.5V), 약 1V의 스위칭 전압, 나노초 단위의 스위칭 시간, 디바이스 고장 없이 10,000,000 이상의 사이클을 모두 주변 [26]조건에서 제공합니다.

형성

필라멘트 성형:Crossbar[clarify][dead link] 의한 50nm × 50nm ReRAM 셀은 전류가 특정 전압을 넘어 갑자기 증가할 때 필라멘트가 형성되는 예를 보여줍니다.트랜지스터는 필라멘트 형성에 따른 폭주 고장을 방지하기 위해 전류를 제한하는 데 자주 사용됩니다.

기본적인 개념은 일반적으로 절연되어 있는 유전체가 충분히 높은 [27]전압을 인가한 후에 형성된 필라멘트 또는 전도 경로를 통해 전도되도록 할 수 있다는 것입니다.전도 경로는 공실 또는 금속 결함 이동을 포함한 다양한 메커니즘에서 발생할 수 있습니다.필라멘트가 형성된 후에는 다른 전압에 의해 필라멘트가 재설정(파손되어 높은 저항을 발생)되거나 설정(재형성되어 낮은 저항을 발생)될 수 있습니다.단일 필라멘트가 아닌 많은 전류 경로가 [28]관련될 수 있다.유전체 내 이러한 전류 경로의 존재는 전도성 원자력 현미경을 통해 [27][29][30][31]현 위치에서 입증될 수 있다.

저저항 패스는 국소화(필라멘탈) 또는 동종일 수 있습니다.두 효과 모두 전극 사이의 전체 거리 전체에 걸쳐 발생할 수도 있고 전극 중 하나에 근접한 경우에만 발생할 수도 있습니다.저저항 [32]상태의 면적 의존성을 측정함으로써 필라멘트 및 균질 전환 효과를 구별할 수 있다.

특정 조건 하에서는 성형 작업을 [33]바이패스할 수 있다.이러한 조건하에서 초기 전류는 이미 절연 산화층에 비해 상당히 높을 것으로 예상됩니다.

CBRAM 세포는 일반적으로 Cu 이온이 이미 전해액에 존재하며 이미 설계된 광확산 또는 아닐 프로세스에 의해 구동된 경우 형성할 필요가 없습니다. 이러한 세포는 쉽게 초기 상태로 [34]돌아갈 수도 있습니다.이러한 Cu가 처음에 전해액에 존재하지 않는 경우에도 전압이 전해액에 직접 인가되어 형성될 가능성이 [35]매우 높습니다.

작업 스타일

랜덤 액세스 타입 메모리의 경우 트랜지스터가 셀에서 선택되지 않은 셀에 전류를 차단하기 때문에 1T1R(트랜지스터 1개, 저항 1개) 아키텍처가 선호됩니다.한편, 크로스 포인트 아키텍처는 보다 콤팩트하고 메모리 층을 수직으로 쌓을 수 있어 대용량 스토리지 디바이스에 매우 적합합니다.단, 트랜지스터가 없을 경우 다이오드 등의 "실렉터" 장치 또는 메모리 소자와 직렬로 분리해야 합니다.이러한 절연 기능은 셀렉터의 온/오프 비율이 충분하지 않은 경우 트랜지스터 사용보다 열악하기 때문에 이 아키텍처에서 매우 큰 어레이를 작동할 수 있는 능력이 제한됩니다.박막 기반 임계값 스위치는 양극성 및 단극성 ReRAM의 선택기 역할을 할 수 있습니다.임계값 스위치 기반 [36]실렉터가 64Mb 어레이에 대해 시연되었습니다.크로스[37] 포인트 아키텍처에서는 바이폴라 ReRAM의 펀치 스루 다이오드 또는 단극 ReRAM의 [38]PIN 다이오드 등 BEOL 호환의 2개의 터미널 셀렉터가 필요합니다.

극성은 바이너리 또는 단항일 수 있습니다.양극 효과는 저저항에서 고저항(리셋 작동)으로 전환할 때 하이에서 로우(설정 작동)로 전환할 때 극성이 반전됩니다.단극 스위칭은 극성에 영향을 주지 않지만 다른 전압을 사용합니다.

저항성 메모리 셀용 재료 시스템

여러 무기 및 유기 재료 시스템은 열 또는 이온 저항성 전환 효과를 보여줍니다.이것들은,[32] 다음의 카테고리로 그룹화할 수 있습니다.

  • GeSbTe
    2

    2

    5
    또는 AgInSbTe 등의 상변화 카르코게니드
  • NiO나 TiO
    2 같은 이원 전이 금속 산화물
  • Sr(Zr)TiO
    3[39] PCMO 등의 페로브스카이트
  • GeS, GeSe, SiO
    x
    또는 CuS
    2
    등의 고체 전해질
  • CuTCNQ와 같은 유기 전하 전달 복합체
  • Al AIDCN과 같은 유기 공여-수용체 시스템
  • 육각형 질화[40][41] 붕소와 같은 2차원(원형) 절연 재료

데모

2007년 IEDM Conference의 논문에서는 ReRAM이 프로그래밍 성능, 유지성 또는 [42]내구성을 희생하지 않고 PRAM 또는 MRAM보다 프로그래밍 전류가 낮다는 것이 처음으로 제시되었습니다.자주 인용되는 ReRAM 시스템은 아래에 자세히 설명되어 있습니다.

HfO2 기반의 ReRAM

IEDM 2008에서는 지금까지 가장 뛰어난 성능의 ReRAM 기술이 ITRI에 의해 Ti 버퍼층을 갖춘 HfO를2 사용하여 10ns 미만의 스위칭 시간과 30μA 미만의 전류로 입증되었습니다.IEDM 2010에서 ITRI는 0.3ns 미만의 스위칭 시간을 나타내며 속도 기록을 다시 경신했으며, 최대 100%의 [43]수율과 최대 100억 사이클의 내구성을 실현하는 프로세스 및 운영 개선도 보였습니다.IMEC는 VLSI 기술 및 회로에 관한 2012 심포지엄에서 500nA의 작동 [44]전류를 가진 솔루션을 포함하여 ReRAM 프로그램의 업데이트를 발표했습니다.

ITRI는 2008년 첫 출판 이후 Ti/HfO2 시스템에 집중해 왔습니다.ITRI의 특허 8362454는 그 후 TSMC에 [45]매각되었습니다.이전 라이선스의 수는 알려지지 않았습니다.반면 IMEC는 Hf/[46]HfO에2 초점을 맞췄다.Winbond는 HfO 기반의2 ReRAM의 [47]진보와 상용화를 위한 보다 최근의 작업을 수행했습니다.

파나소닉

파나소닉은 IEDM [48]2008에서 TaO 기반의x ReRAM을 공개했다.주요 요구사항은 Pt 또는 Ir과 같은 높은 작업 기능성 금속이 TaOx 층과 인터페이스해야 한다는 것이었습니다.O 함량의 변화는 저항의 변화와 쇼트키 장벽의 변화를 가져온다.최근에는 TaO25/[49]TaOx 레이어가 구현되어 TaO와25 인터페이스하기 위해서는 여전히 높은 작업 함수 금속이 필요합니다.이 시스템은 내구성이 높은 시연(1조 사이클)[50]과 관련이 있지만 제품은 10만 [51]사이클로 지정됩니다.최대 100 nm의 필라멘트 직경이 [52]관찰되었습니다.파나소닉은 [53]후지쯔와 함께 4Mb 부품을 출시하고 [54]UMC와 함께 40nm 임베디드 메모리를 개발하고 있다.

HP멤리스터

2008년 4월 30일 HP는 1971년 추아가 잃어버린 제4의 기본 회로 소자로 생각했던 멤리스터를 발견했다고 발표했다.7월 8일, 그들은 [55]멤리스터를 사용하여 ReRAM 시제품을 제작할 것이라고 발표했습니다.HP는 처음에 TiO를 [56]사용하여x memristor를 시연했지만,[58] 안정성이 [57]향상되었기 때문에 나중에 TaO로x 마이그레이션했습니다.TaO 베이스의x 디바이스는, 파나소닉의 ReRAM과 재료의 유사성은 있지만, 동작 특성은 다릅니다.Hf/HfOx 시스템도 유사하게 [59]연구되었다.

Adesto 테크놀로지

Adesto Technologies ReRAM은 산소 공실이 아닌 전극 금속에서 생성된 필라멘트를 기반으로 합니다.원래 재료 시스템은 Ag/GeS였지만2[60] 결국 ZrTe/[61]AlO로23 마이그레이션되었습니다.텔루 필라멘트는 은에 비해 안정성이 뛰어납니다.Adesto는 사물인터넷(IoT) 어플리케이션용 초저전력 메모리를 타겟으로 하고 있습니다.Adesto는 Altis[62] 주조 공장에서 제조된 제품을 출시했으며 TowerJazz/[62]Panasonic과 45nm 주조 공장 계약을 체결했습니다.

위비트 나노

위빗나노는 ReRAM 기술을 강화하기 위해 유럽 최대 나노기술 연구소 중 하나인 CEA-Leti와 협력해 왔다.2017년 11월부터 40nm SiOx ReRAM [63]셀의 제조 가능성을 입증한 데 이어 2018년에는 작동[64] 어레이, [65]2020년에는 개별 부품도 시연했습니다.2021년 7월, 동사는 최초의 임베디드 ReRAM 모듈을 [66]테이프로 고정했습니다.2021년 9월 Weebit은 Leti와 함께 300mm [67]웨이퍼에 28nm FDSOI 프로세스를 사용하여 1Mb ReRAM 어레이를 생산, 테스트 및 특성화했습니다.

크로스바

크로스바는 역치 스위칭 시스템과 함께 비정질 Si에 Ag 필라멘트를 구현하여 다이오드+ReRAM을 [68][69]실현한다.이 시스템은 1T1R 또는 1TNR 아키텍처에서 트랜지스터를 사용하는 것을 포함합니다.크로스바는 [70]2017년 SMIC에서 40nm 공정에서 샘플 생산을 시작했다.Ag 필라멘트 직경은 수십 나노미터의 [71]축척으로 시각화되었습니다.

프로그래머블 메탈라이제이션 셀

인피니온 테크놀로지스는 CB램(Conductive-Bridging RAM), NEC는 '나노브릿지', 소니는 '전기메모리'라고 부른다.새로운 연구에 따르면 CBRAM은 3D [72][73]프린팅이 가능합니다.

양자 도트 저항 메모리 소자

스위칭 속도가 10ns이고 ON/OFF 비율이 10000인 양자 도트 기반 비휘발성 메모리 장치.이 장치는 10만 번의 스위칭 사이클 동안 뛰어난 내구성을 보였습니다.유지 테스트 결과 안정성이 우수했으며 장치는 재현할 수 있습니다.메모리 동작 메커니즘은 AlOx가 장벽으로 작용하는 양자 점에서의 전하 트래핑에 기초해 제안된다.이 메커니즘은 ON [74]및 OFF 상태에서 캐패시턴스 값의 현저한 변동에 의해 지원됩니다.

ReRam 테스트 보드

  • Panasonic AM13L-STK2 : MN101LR05D 평가용 ReRAM 내장8비트 MCU, USB 2.0 커넥터

장래의 응용 프로그램

ReRAM은 PRAM에 비해 빠른 타임스케일(스위칭 시간은 10ns 미만일 수 있음)로 동작하는 반면 MRAM에 비해 셀 구조가 단순하고 작다(8F² MIM 스택 미만).수직 1D1R(다이오드 1개, 저항성 스위칭 소자 1개) 적분을 크로스바 메모리 구조에 사용하여 유닛 셀 크기를 4F²(F는 특징 치수)[75]로 줄일 수 있다.플래시 메모리 및 레이스 트랙 메모리에 비해 낮은 전압으로도 충분하므로 저전력 애플리케이션에서 사용할 수 있습니다.

ITRI는 ReRAM의 확장성이 30 [76]nm 이하임을 나타내고 있습니다.산소 원자의 움직임은 산화물 기반 ReRAM의 [77]주요 현상입니다. 한 연구에 따르면 산소 운동은 [78]2nm 정도의 작은 영역에서 발생할 수 있습니다.필라멘트가 원인일 경우 세포 [79]크기에 따라 직접적인 스케일링을 나타내지 않을 것으로 생각된다.대신 전류 준수 한계(예: 외부 저항기에 의해 설정됨)는 필라멘트의 [80]전류 전달 용량을 정의할 수 있습니다.

ReRAM의 가능성을 실현하기 위한 중요한 장애물은 대규모 패시브 어레이에서 발생하는 스니크 패스 문제입니다.2010년에는 스니크 패스 전류 [81]간섭에 대한 가능한 해결책으로 CRS(상보적 저항 스위칭)가 도입되었습니다.CRS 접근법에서 정보 저장 상태는 높은 저항 상태와 낮은 저항 상태의 쌍(HRS/LRS 및 LRS/HRS)이므로 전체 저항이 항상 높기 때문에 더 큰 패시브 크로스바 어레이가 가능합니다.

초기 CRS 솔루션의 단점은 전류 측정에 기초한 기존의 파괴적 판독치에 의해 발생하는 스위칭 내구성 요건입니다.용량 측정에 기초한 비파괴 판독치에 대한 새로운 접근법은 재료 내구성 및 전력 [82]소비 요건을 낮출 수 있습니다.이중층 구조는 스니크 패스 [83]문제를 피하기 위해 LRS에서 비선형성을 생성하기 위해 사용됩니다.LRS에서 강한 비선형 전도를 나타내는 단층 장치가 [84]보고되었다.HRS와 [85]안정성을 개선하기 위해 바이폴라 ReRAM에 또 다른 이중층 구조가 도입되었습니다.

snike current 문제에 대한 또 다른 해결책은 선택한 [86]셀에서 세트를 사용하면서 셀 전체 행에 걸쳐 읽기 리셋 작업을 병렬로 수행하는 것입니다.이 경우 N개의 ReRAM 셀 컬럼이 선택 트랜지스터 위에 배치된 3D-ReRAM 1TNR 어레이의 경우 수직 레벨 N의 수가 제한적이므로(: N = 8–32), HRS의 고유 비선형성만 충분히 커야 하며 이는 낮은 전류에 대해 가능한 것으로 나타났다.

DESTINY 도구를 사용하여[88] ReRAM 및 기타 비휘발성 랜덤 액세스 메모리로 설계된 2D 및 3D 캐시의 모델링을 수행할 수 있습니다.

인공지능 어플리케이션에서의 역할 제안

인공 지능의 많은 개선에 필요한 컴퓨팅 수요가 증가함에 따라 ReRAM 구현이 인공 지능 [89]기계 학습 애플리케이션을 실행하는 데 매우 유용한 하드웨어가 될 수 있다는 추측이 많아졌습니다.

레퍼런스

  1. ^ Lee, H. Y.; Chen, P. S.; Wu, T. Y.; Chen, Y. S.; Wang, C. C.; Tzeng, P. J.; Lin, C. H.; Chen, F.; Lien, C. H.; Tsai, M. J. (2008). Low power and high speed bipolar switching with a thin reactive Ti buffer layer in robust HfO2 based RRAM. 2008 IEEE International Electron Devices Meeting. pp. 1–4. doi:10.1109/IEDM.2008.4796677. ISBN 978-1-4244-2377-4. S2CID 26927991.
  2. ^ "RRAM: Trademark 003062791". euipo.europa.eu. EUIPO.
  3. ^ 미국 특허 6,531,371
  4. ^ 미국 특허 7,292,469
  5. ^ 미국 특허 6,867,996
  6. ^ Mellor, Chris (7 February 2012), Rambus drops $35m for Unity Semiconductor
  7. ^ "the new microcontrollers with on-chip non-volatile memory ReRAM" (Press release). Panasonic. May 15, 2012. Retrieved May 16, 2012.
  8. ^ "Next-gen storage wars: In the battle of RRAM vs 3D NAND flash, all of us are winners" (Press release). PC World. August 9, 2013. Retrieved January 28, 2014.
  9. ^ Mellor, Chris. "HP 100TB Memristor drives by 2018 – if you're lucky, admits tech titan". www.theregister.com.
  10. ^ Lamb, D R; Rundle, P C (1967). "A non-filamentary switching action in thermally grown silicon dioxide films". British Journal of Applied Physics. 18 (1): 29–32. Bibcode:1967BJAP...18...29L. doi:10.1088/0508-3443/18/1/306.
  11. ^ Park, In-Sung; Kim, Kyong-Rae; Lee, Sangsul; Ahn, Jinho (2007). "Resistance Switching Characteristics for Nonvolatile Memory Operation of Binary Metal Oxides". Japanese Journal of Applied Physics. 46 (4B): 2172. Bibcode:2007JaJAP..46.2172P. doi:10.1143/JJAP.46.2172.
  12. ^ a b Mehonic, A.; Cueff, S. B.; Wojdak, M.; Hudziak, S.; Jambois, O.; Labbé, C.; Garrido, B.; Rizk, R.; Kenyon, A. J. (2012). "Resistive switching in silicon suboxide films". Journal of Applied Physics. 111 (7): 074507–074507–9. Bibcode:2012JAP...111g4507M. doi:10.1063/1.3701581.
  13. ^ Bashara, N. M.; Nielsen, P. H. (1963). Memory effects in thin film negative resistance structures. Annual Report 1963 Conference on Electrical Insulation. pp. 29–32. doi:10.1109/EIC.1963.7466544. ISBN 978-1-5090-3119-1.
  14. ^ Nielsen, P. H.; Bashara, N. M. (1964). "The reversible voltage-induced initial resistance in the negative resistance sandwich structure". IEEE Transactions on Electron Devices. 11 (5): 243–244. Bibcode:1964ITED...11..243N. doi:10.1109/T-ED.1964.15319. ISSN 0018-9383.
  15. ^ Simmons, J. G.; Verderber, R. R. (August 1967). "New thin-film resistive memory". Radio and Electronic Engineer. 34 (2): 81–89. doi:10.1049/ree.1967.0069. ISSN 0033-7722.
  16. ^ Lomax, R. W.; Simmons, J. G. (1968). "A thin film, cold cathode, alpha-numeric display panel". Radio and Electronic Engineer. 35 (5): 265–272. doi:10.1049/ree.1968.0039. ISSN 0033-7722.
  17. ^ Dearnaley, G.; Stoneham, A. M.; Morgan, D. V. (1970). "Electrical phenomena in amorphous oxide films" (PDF). Reports on Progress in Physics. 33 (3): 1129–1191. Bibcode:1970RPPh...33.1129D. doi:10.1088/0034-4885/33/3/306. ISSN 0034-4885. S2CID 14500522. Archived from the original (PDF) on 2018-03-20. [p. 1180] A thin-film resistive memory array based upon voltage-controlled negative resistance in SiO, was first proposed by Nielsen and Bashara (1964) and such a device has been described by Simmons and Verderber (1968).
  18. ^ Jung, K. B.; Lee, J. W.; Park, Y. D.; Childress, J. R.; Pearton, S. J.; Jenson, M.; Hurst, A. T. (1 November 1997). "Electron cyclotron resonance plasma etching of materials for magneto-resistive random access memory applications". Journal of Electronic Materials. 26 (11): 1310–1313. Bibcode:1997JEMat..26.1310J. doi:10.1007/s11664-997-0076-x. ISSN 0361-5235. S2CID 93702602.
  19. ^ Chua, L. O. (2011), "Resistance switching memories are memristors", Applied Physics A, 102 (4): 765–783, Bibcode:2011ApPhA.102..765C, doi:10.1007/s00339-011-6264-9
  20. ^ Mellor, Chris (10 October 2011), "HP and Hynix to produce the memristor goods by 2013", The Register, retrieved 2012-03-07
  21. ^ Meuffels, P.; Soni, R. (2012), "Fundamental Issues and Problems in the Realization of Memristors", arXiv:1207.7319 [cond-mat.mes-hall]
  22. ^ Di Ventra, Massimiliano; Pershin, Yuriy V. (2013). "On the physical properties of memristive, memcapacitive and meminductive systems". Nanotechnology. 24 (25): 255201. arXiv:1302.7063. Bibcode:2013Nanot..24y5201D. CiteSeerX 10.1.1.745.8657. doi:10.1088/0957-4484/24/25/255201. PMID 23708238. S2CID 14892809.
  23. ^ Kim, J.; Pershin, Y. V.; Yin, M.; Datta, T.; Di Ventra, M. (July 2020). "An experimental proof that resistance-switching memories are not memristors". Advanced Electronic Materials. 6 (7). arXiv:1909.07238. doi:10.1002/aelm.202000010. S2CID 202577242.
  24. ^ Valov, I.; Linn, E.; Tappertzhofen, S.; Schmelzer, S.; van den Hurk, J.; Lentz, F.; Waser, R. (2013). "Nanobatteries in redox-based resistive switches require extension of memristor theory". Nature Communications. 4: 1771. arXiv:1303.2589. Bibcode:2013NatCo...4.1771V. doi:10.1038/ncomms2784. PMC 3644102. PMID 23612312.
  25. ^ "the Foresight Institute » Blog Archive » Nanotechnology-based next generation memory nears mass production". Foresight.org. 2014-08-10. Retrieved 2014-08-13.
  26. ^ Mehonic, A.; Munde, M. S.; Ng, W. H.; Buckwell, M.; Montesi, L.; Bosman, M.; Shluger, A. L.; Kenyon, A. J. (2017). "Intrinsic resistance switching in amorphous silicon oxide for high performance SiOx ReRAM devices". Microelectronic Engineering. 178: 98–103. doi:10.1016/j.mee.2017.04.033.
  27. ^ a b Lanza, Mario (2014). "A Review on Resistive Switching in High-k Dielectrics: A Nanoscale Point of View Using Conductive Atomic Force Microscope". Materials. 7 (3): 2155–2182. Bibcode:2014Mate....7.2155L. doi:10.3390/ma7032155. PMC 5453275. PMID 28788561.
  28. ^ Lee, D.; Seong, D. J.; Jo, I.; Xiang, F.; Dong, R.; Oh, S.; Hwang, H. (2007). "Resistance switching of copper doped MoO[sub x] films for nonvolatile memory applications". Applied Physics Letters. 90 (12): 122104. Bibcode:2007ApPhL..90l2104L. doi:10.1063/1.2715002.
  29. ^ Lanza, M.; Bersuker, G.; Porti, M.; Miranda, E.; Nafría, M.; Aymerich, X. (2012-11-05). "Resistive switching in hafnium dioxide layers: Local phenomenon at grain boundaries". Applied Physics Letters. 101 (19): 193502. Bibcode:2012ApPhL.101s3502L. doi:10.1063/1.4765342. ISSN 0003-6951.
  30. ^ Shi, Yuanyuan; Ji, Yanfeng; Hui, Fei; Nafria, Montserrat; Porti, Marc; Bersuker, Gennadi; Lanza, Mario (2015-04-01). "In Situ Demonstration of the Link Between Mechanical Strength and Resistive Switching in Resistive Random-Access Memories". Advanced Electronic Materials. 1 (4): n/a. doi:10.1002/aelm.201400058. ISSN 2199-160X. S2CID 110305072.
  31. ^ Lanza, Mario (2017). Conductive Atomic Force Microscopy: Applications in Nanomaterials. Berlin, Germany: Wiley-VCH. pp. 10–30. ISBN 978-3-527-34091-0.
  32. ^ a b "Advanced Engineering Materials – Wiley Online Library". Aem-journal.com. Archived from the original on 2013-04-30. Retrieved 2014-08-13.
  33. ^ Chen, Yu-Sheng; Wu, Tai-Yuan; Tzeng, Pei-Jer; Chen, Pang-Shiu; Lee, H. Y.; Lin, Cha-Hsin; Chen, F.; Tsai, Ming-Jinn (2009). Forming-free HfO2 bipolar RRAM device with improved endurance and high speed operation. 2009 International Symposium on VLSI Technology, Systems, and Applications. pp. 37–38. doi:10.1109/VTSA.2009.5159281. ISBN 978-1-4244-2784-0. S2CID 7590725.
  34. ^ Balakrishnan, M.; Thermadam, S. C. P.; Mitkova, M.; Kozicki, M. N. (2006). A Low Power Non-Volatile Memory Element Based on Copper in Deposited Silicon Oxide. 2006 7th Annual Non-Volatile Memory Technology Symposium. pp. 104–110. doi:10.1109/NVMT.2006.378887. ISBN 978-0-7803-9738-5. S2CID 27573769.
  35. ^ Sills, S.; Yasuda, S.; Strand, J.; Calderoni, A.; Aratani, K.; Johnson, A.; Ramaswamy, N. (2014). A copper ReRAM cell for Storage Class Memory applications. 2014 Symposium on VLSI Technology (VLSI-Technology): Digest of Technical Papers. pp. 1–2. doi:10.1109/VLSIT.2014.6894368. ISBN 978-1-4799-3332-7. S2CID 9690870.
  36. ^ I.V. 카르포프, D.켄케, 디카우, STang and G. Spadini, MRS Proceedings, 제1250권, 2010
  37. ^ V. S. S. Srinivasan et al., Punchthrough-Diode-Based Volar RRAM Selector by Si 에피택시", 전자 장치 문자, IEEE, vol.33, no.10, 페이지 1396, 1398, 2012년 10월 doi: 10.1109/LED.2209391.
  38. ^ Mandapati, R.; Shrivastava, S.; Das, B.; Sushama; Ostwal, V.; Schulze, J.; Ganguly, U. (2014). "High performance sub-430°C epitaxial silicon PIN selector for 3D RRAM". 72nd Device Research Conference. pp. 241–242. doi:10.1109/DRC.2014.6872387. ISBN 978-1-4799-5406-3. S2CID 31770873.
  39. ^ Waser, Rainer; Aono, Masakazu (2007). "Nanoionics-based resistive switching memories". Nature Materials. 6 (11): 833–840. Bibcode:2007NatMa...6..833W. doi:10.1038/nmat2023. ISSN 1476-4660. PMID 17972938.
  40. ^ Pan, Chengbin; Ji, Yanfeng; Xiao, Na; Hui, Fei; Tang, Kechao; Guo, Yuzheng; Xie, Xiaoming; Puglisi, Francesco M.; Larcher, Luca (2017-01-01). "Coexistence of Grain-Boundaries-Assisted Bipolar and Threshold Resistive Switching in Multilayer Hexagonal Boron Nitride". Advanced Functional Materials. 27 (10): n/a. doi:10.1002/adfm.201604811. hdl:11380/1129421. ISSN 1616-3028. S2CID 100500198.
  41. ^ Puglisi, F. M.; Larcher, L.; Pan, C.; Xiao, N.; Shi, Y.; Hui, F.; Lanza, M. (2016-12-01). 2D h-BN based RRAM devices. 2016 IEEE International Electron Devices Meeting (IEDM). pp. 34.8.1–34.8.4. doi:10.1109/IEDM.2016.7838544. ISBN 978-1-5090-3902-9. S2CID 28059875.
  42. ^ Tsunoda, K.; Kinoshita, K.; Noshiro, H.; Yamazaki, Y.; Iizuka, T.; Ito, Y.; Takahashi, A.; Okano, A.; Sato, Y.; Fukano, T.; Aoki, M.; Sugiyama, Y. (2007). "Low Power and High Speed Switching of Ti-doped NiO ReRAM under the Unipolar Voltage Source of less than 3 V". 2007 IEEE International Electron Devices Meeting. p. 767. doi:10.1109/IEDM.2007.4419060. ISBN 978-1-4244-1507-6. S2CID 40684267.
  43. ^ H-Y. Lee et al., IEDM 2010.
  44. ^ L. Goux et al., 2012 Symp.VLSI Tech에 있습니다.테크닉의 발굴.문서, 159 (2012)
  45. ^ "United States Patent and Trademark Office".
  46. ^ Y. Y. Chen et al., IEDM 2013.
  47. ^ C-H. Ho et al., 2016 VLSI 기술 심포지엄.
  48. ^ Wei, Z.; Kanzawa, Y.; Arita, K.; Katoh, Y.; Kawai, K.; Muraoka, S.; Mitani, S.; Fujii, S.; Katayama, K.; Iijima, M.; Mikawa, T.; Ninomiya, T.; Miyanaga, R.; Kawashima, Y.; Tsuji, K.; Himeno, A.; Okada, T.; Azuma, R.; Shimakawa, K.; Sugaya, H.; Takagi, T.; Yasuhara, R.; Horiba, K.; Kumigashira, H.; Oshima, M. (2008). Highly reliable TaOx ReRAM and direct evidence of redox reaction mechanism. 2008 IEEE International Electron Devices Meeting. pp. 1–4. doi:10.1109/IEDM.2008.4796676. ISBN 978-1-4244-2377-4. S2CID 30862029.
  49. ^ 하야카와 외 2015년 VLSI 테크놀로지 심포지엄
  50. ^ M-J. Lee 등, Nat. Mat. 10, 625 (2011)
  51. ^ Panasonic ReRAM 기반 제품 설명
  52. ^ Z. Wei, IMW 2013.
  53. ^ "Fujitsu Semiconductor Launches World's Largest Density 4 Mbit ReRAM Product for Mass Production : FUJITSU SEMICONDUCTOR". www.fujitsu.com.
  54. ^ "Panasonic and United Microelectronics Corporation Agreed to Develop Mass Production Process for Next Generation ReRAM". www.businesswire.com. February 6, 2017.
  55. ^ EETimes.com – 프라임 타임 대응 Memristor
  56. ^ D. B. Strukov, Nature 453, 80 (2008).
  57. ^ J. P. Strachan et al., IEEE Trans.Elec. Dev. 60, 2194 (2013)
  58. ^ "Comparison of Pt/TiOx/Pt vs Pt/TaOx/TaOy/Pt". Archived from the original on 2017-02-13. Retrieved 2017-02-13.
  59. ^ S. Kumar et al., ACS Nano 10, 11205 (2016).
  60. ^ J. R. Jameson et al., IEDM 2013.
  61. ^ D. Kanter, "Adesto Targets IoT Using CBRAM, The Linley Group Microprocessor Report, 2016년 2월"
  62. ^ a b "Dialog Semiconductor: Advancing the connected world through technology Dialog". www.dialog-semiconductor.com.
  63. ^ "Weebit announced working 40nm SiOx RRAM cell samples RRAM-Info". www.rram-info.com.
  64. ^ "SiOx ReRAM reaches 1Mbit milestone". eeNews Europe. July 4, 2018.
  65. ^ "Weebit Nano packaged its RRAM chips for the first time RRAM-Info". www.rram-info.com.
  66. ^ "Weebit Nano completed its first embedded RRAM module design and tape-out RRAM-Info". www.rram-info.com.
  67. ^ "Weebit Nano ReRAM scaled to 28nm". www.electronicsweekly.com. October 2021.
  68. ^ Y. Dong et al., 나노.Let. 8, 386 (2008)
  69. ^ S. H. Jo 등, ASPDAC 2015.
  70. ^ SMIC에서의 크로스바 샘플링 40nm
  71. ^ "TEMs of Ag filament" (PDF).
  72. ^ 완전 잉크젯 인쇄 플렉시블 저항 메모리 - AIP Scitation
  73. ^ 프린트 전자제품 양산 - Engineering.com
  74. ^ Kannan, V; Rhee J K (6 October 2011). "Ultra-fast switching in solution processed quantum dot based non-volatile resistive memory". Applied Physics Letters. 99 (14): 143504. Bibcode:2011ApPhL..99n3504K. doi:10.1063/1.3647629 – via AIP.
  75. ^ Zhang, Yang; Duan, Ziqing; Li, Rui; Ku, Chieh-Jen; Reyes, Pavel I; Ashrafi, Almamun; Zhong, Jian; Lu, Yicheng (2013). "Vertically integrated ZnO-Based 1D1R structure for resistive switching". Journal of Physics D: Applied Physics. 46 (14): 145101. Bibcode:2013JPhD...46n5101Z. doi:10.1088/0022-3727/46/14/145101.
  76. ^ Chen, Y. S.; Lee, H. Y.; Chen, P. S.; Gu, P. Y.; Chen, C. W.; Lin, W. P.; Liu, W. H.; Hsu, Y. Y.; Sheu, S. S.; Chiang, P. C.; Chen, W. S.; Chen, F. T.; Lien, C. H.; Tsai, M. J. (2009). Highly scalable hafnium oxide memory with improvements of resistive distribution and read disturb immunity. 2009 IEEE International Electron Devices Meeting (IEDM). pp. 1–4. doi:10.1109/IEDM.2009.5424411. ISBN 978-1-4244-5639-0. S2CID 36391893.
  77. ^ 새로운 비휘발성 메모리 워크숍 2008(대만 신추).
  78. ^ Cen, C.; Thiel, S.; Hammerl, G.; Schneider, C. W.; Andersen, K. E.; Hellberg, C. S.; Mannhart, J.; Levy, J. (2008). "Nanoscale control of an interfacial metal–insulator transition at room temperature". Nature Materials. 7 (4): 298–302. Bibcode:2008NatMa...7..298C. doi:10.1038/nmat2136. PMID 18311143.
  79. ^ I. G. 백 외IEDM 2004.
  80. ^ Lin, Chih-Yang; Wu, Chen-Yu; Wu, Chung-Yi; Hu, Chenming; Tseng, Tseung-Yuen (2007). "Bistable Resistive Switching in Al2O3 Memory Thin Films". Journal of the Electrochemical Society. 154 (9): G189. Bibcode:2007JElS..154G.189L. doi:10.1149/1.2750450.
  81. ^ Linn, Eike; Rosezin, Roland; Kügeler, Carsten; Waser, Rainer (2010). "Complementary resistive switches for passive nanocrossbar memories". Nature Materials. 9 (5): 403–6. Bibcode:2010NatMa...9..403L. doi:10.1038/nmat2748. PMID 20400954.
  82. ^ Tappertzhofen, S; Linn, E; Nielen, L; Rosezin, R; Lentz, F; Bruchhaus, R; Valov, I; Böttger, U; Waser, R (2011). "Capacity based nondestructive readout for complementary resistive switches". Nanotechnology. 22 (39): 395203. Bibcode:2011Nanot..22M5203T. doi:10.1088/0957-4484/22/39/395203. PMID 21891857.
  83. ^ Joshua Yang, J.; Zhang, M.-X.; Pickett, Matthew D.; Miao, Feng; Paul Strachan, John; Li, Wen-Di; Yi, Wei; Ohlberg, Douglas A. A.; Joon Choi, Byung; Wu, Wei; Nickel, Janice H.; Medeiros-Ribeiro, Gilberto; Stanley Williams, R. (2012). "Engineering nonlinearity into memristors for passive crossbar applications". Applied Physics Letters. 100 (11): 113501. Bibcode:2012ApPhL.100k3501J. doi:10.1063/1.3693392.
  84. ^ Mehonic, Adnan; Cueff, Sébastien; Wojdak, Maciej; Hudziak, Stephen; Labbé, Christophe; Rizk, Richard; Kenyon, Anthony J (2012). "Electrically tailored resistance switching in silicon oxide". Nanotechnology. 23 (45): 455201. Bibcode:2012Nanot..23S5201M. doi:10.1088/0957-4484/23/45/455201. PMID 23064085.
  85. ^ Zhang, Yang; Duan, Ziqing; Li, Rui; Ku, Chieh-Jen; Reyes, Pavel; Ashrafi, Almamun; Lu, Yicheng (2012). "FeZnO-Based Resistive Switching Devices". Journal of Electronic Materials. 41 (10): 2880. Bibcode:2012JEMat..41.2880Z. doi:10.1007/s11664-012-2045-2. S2CID 95921756.
  86. ^ Yoon, Hong Sik; Baek, In-Gyu; Zhao, Jinshi; Sim, Hyunjun; Park, Min Young; Lee, Hansin; Oh, Gyu-Hwan; Shin, Jong Chan; Yeo, In-Seok; Chung, U.-In (2009). "Vertical cross-point resistance change memory for ultra-high density non-volatile memory applications". 2009 Symposium on VLSI Technology: 26–27.
  87. ^ Chen, F. T.; Chen, Y. S.; Wu, T. Y.; Ku, T. K. (2014). "Write Scheme Allowing Reduced LRS Nonlinearity Requirement in a 3D-RRAM Array With Selector-Less 1TNR Architecture". IEEE Electron Device Letters. 35 (2): 223–225. Bibcode:2014IEDL...35..223C. doi:10.1109/LED.2013.2294809. ISSN 0741-3106. S2CID 1126533.
  88. ^ Poremba 등, "DESTINY: 새롭게 부상하는 3D NVMeDRAM 캐시를 모델링하기 위한 도구", DATE, 2015.
  89. ^ Prezioso, M.; et al. (2016). Teherani, Ferechteh H; Look, David C; Rogers, David J (eds.). "RRAM-based Hardware Implementation of Artificial Neural Networks: Progress Updates and Challenges Ahead" (PDF). SPIE Annual Review. Oxide-based Materials and Devices VII. 9749: 974918. Bibcode:2016SPIE.9749E..18P. doi:10.1117/12.2235089. S2CID 20633281. Retrieved June 13, 2021.