명령 집합 컴퓨팅 없음

No instruction set computing

NISC(No Instruction Set Computing)는 컴파일러가 하드웨어 자원을 저레벨로 제어할 수 있도록 함으로써 매우 효율적인 커스텀 프로세서와 하드웨어 액셀러레이터를 설계하기 위한 컴퓨팅 아키텍처 및 컴파일러 기술입니다.

개요

NISC는 정적으로 스케줄된 수평 나노코드 아키텍처(SSHNA)입니다.'정적으로 스케줄된'이란 컴파일러에 의해 동작 스케줄과 위험 처리가 이루어지는 것을 의미합니다."수평 나노코드"라는 용어는 NISC에 사전 정의된 명령 집합 또는 마이크로코드가 없음을 의미합니다.컴파일러는 특정 데이터패스의 기능 유닛, 레지스터 및 멀티플렉서를 직접 제어하는 나노코드를 생성합니다.컴파일러에 저레벨의 제어를 부여하면 데이터 패스리소스를 보다 효율적으로 사용할 수 있게 되어 결과적으로 퍼포먼스가 향상됩니다.NISC 테크놀로지의 이점은 다음과 같습니다.

  • 심플한 컨트롤러: 하드웨어 스케줄러, 명령 디코더 없음
  • 퍼포먼스 향상: 유연한 아키텍처, 자원 사용률 향상
  • 설계 용이성: 명령어 세트를 설계할 필요가 없음

프로세서의 명령 집합과 컨트롤러는 설계하는 데 가장 지루하고 시간이 많이 걸리는 부품입니다.이 두 가지를 제거함으로써 커스텀 프로세싱 요소의 설계가 대폭 쉬워집니다.

또, NISC 프로세서의 데이터 패스는, 소정의 애플리케이션에 대해서 자동적으로 생성될 수도 있다.따라서 디자이너의 생산성이 크게 향상됩니다.

NISC 데이터 패스는 매우 효율적이며 자동으로 생성되므로 NISC 기술은 High Level Synthesis(HLS) 또는 C-to HDL 합성 접근법에 필적합니다.실제로 이 아키텍처 스타일의 장점 중 하나는 이 두 가지 기술(커스텀 프로세서 설계와 HLS)을 연결할 수 있다는 것입니다.

제로 명령 집합 컴퓨터

컴퓨터 과학에서 제로 명령 집합 컴퓨터(ZISC)는 고전적[clarification needed] 의미의 (마이크로) 명령의 패턴 매칭과 부재만을 기반으로 하는 컴퓨터 아키텍처를 말합니다.이 칩들은 신경망에 버금가는 것으로 알려져 있으며, "시냅스"와 "뉴런"[1]의 수를 위해 판매되고 있다.약자 ZISC는 RISC([citation needed]Reduced Instruction Set Computer)를 나타냅니다.

ZISC는 Kohonen 네트워크(인공 뉴럴 네트워크)의 하드웨어 구현으로 매우 간단한 데이터(0 또는 1)를 대량 병렬 처리할 수 있습니다.이 하드웨어 구현은 IBM([3][2]Guy Paillet[2])과 Pascal Tannhof)에 의해 발명되었으며, 프랑스 Essonnes의 IBM 칩 팩토리와 협력하여 개발되었으며 IBM에 의해 상용화되었습니다.

ZISC 아키텍처는 패턴 메모리를 패턴 학습 및 인식 [how?]로직과 혼합하여 메모리 병목[clarification needed] 현상을 완화합니다.대규모 병렬 컴퓨팅을 통해 각 "뉴론"에 자체 메모리를 할당하고,[4] 동시에 문제를 해결할 수 있도록 함으로써 "행동 [clarification needed from Winner-takes-all problem in Neural Networks]선택에서 승자가 모든 문제를 해결합니다."

응용 프로그램 및 논란

TechCrunch에 따르면, 이러한 종류의 칩의 소프트웨어 에뮬레이션은 현재 페이스북과 구글과 같은 많은 대형 기술 회사들에 의해 이미지 인식에 사용되고 있다.텍스트 등 기타 패턴 검출 태스크에 적용하면 2007년에 [1]출시된 칩에서도 마이크로초 단위로 결과가 나온다고 합니다.

EE 타임즈의 요시다 준코씨는, 「빅 데이터의 심장」 「대규모 데이터 [5]수집 시대의 현실의 에스컬레이션의 전조」라고 표현하면서, 사람의 얼굴을 스캔 해 범죄를 예측할 수 있는 머신 「더 머신」과 Neuro Mem 칩을 비교했다.

역사

과거에는 마이크로프로세서 설계 기술이 복잡한 명령어 세트 컴퓨터(CISC)에서 축소 명령어 세트 컴퓨터(RISC)로 발전했습니다.컴퓨터 산업 초기에는 컴파일러 기술이 존재하지 않았고 프로그래밍은 어셈블리 언어로 이루어졌다.프로그래밍을 쉽게 하기 위해 컴퓨터 설계자들은 고급 프로그래밍 언어의 고급 함수를 직접 표현한 복잡한 명령어를 만들었습니다.명령의 복잡성을 부추긴 또 다른 요인은 대용량 메모리 블록의 부족이었습니다.

컴파일러와 메모리 테크놀로지가 발전함에 따라 RISC 아키텍처가 도입되었습니다.RISC 아키텍처에는 더 많은 명령 메모리가 필요하며 RISC 어셈블리 코드로 고급 언어를 변환하기 위해 컴파일러가 필요합니다.컴파일러와 메모리 테크놀로지의 진전에 의해, 새로운 VLIW(Very Long Instruction Word) 프로세서가 등장해, 커맨드의 스케줄을 제어해, 데이터의 위험에 대처합니다.

NISC는 VLIW 프로세서의 후속 버전입니다.NISC에서 컴파일러는 데이터 패스의 연산을 수평 및 수직 모두 제어합니다.따라서 하드웨어가 훨씬 단순합니다.단, 제어 메모리 사이즈는 이전 세대보다 커졌습니다.이 문제를 해결하기 위해 오버헤드가 낮은 압축 기술을 사용할 수 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ a b Lambinet, Philippe. "The Ongoing Quest For The 'Brain' Chip". TechCrunch.
  2. ^ a b "Neuron circuit".
  3. ^ "Profile: Pascal Tannhof". ResearchGate.
  4. ^ Higginbotham, Stacey (14 November 2011). "Make way for more brain-based chips". Gigaom.
  5. ^ Yoshida, Junko. "NeuroMem IC Matches Patterns, Sees All, Knows All". EE Times.

추가 정보

  • 제2장

외부 링크