감산기

전자제품에서 감산기는 첨가제와 동일한 접근법을 사용하여 설계할 수 있다. 이항 뺄셈 과정은 아래에 요약되어 있다. 첨자와 마찬가지로, 멀티비트 숫자에 대한 일반적인 계산의 경우, 미니언드( ${\$ 소급( $Y_{i}$ ${\$ $Y_{i}$ 및 이전(덜 유의미한) 비트 순서 위치로부터의 차입( $B_{i}$ )의 각 비트에 대한 뺄셈을 수행하는 데 3비트가 관여한다. $({\displaystyle B_{i})$ 출력은 차이 비트( $D_{i}$ ${\$ 와 차입 비트 $B_{i+1}$ $B_{i+1}$ + $B_{i+1}$ ${\$ 이다 $B_{i+1}$ 감산기는 X 비트와 D 비트가 양수인 반면 하위 비트와 차용 비트는 모두 음의 가중치를 가지고 있다는 점을 고려함으로써 가장 잘 이해할 수 있다. 감산기에 의해 $-2B_{i+1}+D_{i}$ 되는 $작업$ 은 $X_{i}-Y_{i}-B_{i}$ X $X_{i}-Y_{i}-B_{i}$ $-2B_{i+1}+D_{i}$ - $X_{i}-Y_{i}-B_{i}$ $X_{i}-Y_{i}-B_{i}$ - $X_{i}-Y_{i}-B_{i}$ i {\ $displaystyle X_{$ i}- $Y_{i}-{$ i}- $B_{$ i}-{ $i}-{$ i_ $}}}}}($ 을 -2, -1, 0 $-2B_{i+1}+D_{i}$ 1)의 합으로 다시 쓰는 것이다 $-2B_{i+1}+D_{i}$

D_{i}=X_{}\oplus Y_{i}\oplus B_{i}}

B_{i+1}=X_{i}<(Y_{i}+B_{i}})

감산기는 보통 표준 2의 보완 표기법을 사용할 때 반입 및 두 번째 피연산자에 추가/감산 선택기를 제공하여 작은 비용으로 이항 첨삭기 내에서 구현된다.

-B={\bar {B}}+1

-B={\bar {B}}+1

=

-B={\bar {B}}+1

+

-B={\bar {B}}+1

{\displaystyle -B={\bar{B}+1}(

두 개의 보완 표기법 정의)

{\begin{agratedat}{2}A-B&=A+(-B)\&=A+{\bar}{B}+1\\end{agedat}}

반감산기

반감산기에 대한 논리 다이어그램

하프 뺄셈기는 두 비트의 뺄셈을 수행하는 결합 회로다. 미니엔드 $X$ $X$ 과 $X$ (와) 하위 $레이온드$ Y{\ $displaystyle Y}$ 의 두 개의 입력을 가지고 $D$ , D $D$ 을 $D$ (를) 출력하고 $B_{\text{out}}$ 를 $B_{\text{out}}$ 하여 ${\$ 을(를)한다 $B_{\text{out}}$ 차입 신호는 감산기가 다음 자릿수에서 차입해야 할 때 설정된다. 즉, B에서=1{\displaystyle B_{\text{을}}=1}X<>Y{\displaystyle X&lt을 말한다.Y}. X{X\displaystyle}, Y{Y\displaystyle}, 비트는 B에서=1{\displaystyle B_{\text{을}}=1}만일 X=0{X=0\displaystyle}, Y=1{Y=1\displaystyle}. 중요한 점 M들의 가치가이 다이어그램의 $B_{\text{out}}$ $B_{\text{out}}$ ${\$ 이(가) 제공되기 때문에 $Y-X$ 반감산기 다이어그램이 $Y-X$ - $Y-X$ Y $Y-X$ 이 $X-Y$ (가) 아닌 $X-Y$ - $X-Y$ $Y-X$ {\ $displaystyle Y-X}$ 을(를) 구현하는 것이다.

B_{\text{out}}={\overline {X}}\cdot Y

B_{\text{out}}={\overline {X}}\cdot Y

=

B_{\text{out}}={\overline {X}}\cdot Y

B_{\text{out}}={\overline {X}}\cdot Y

{\displaystyle B_{\text{out}}={\overline{X}\cdot Y

뺄셈 자체는 역행하지 않지만, 차이 비트 $D$ [\ $displaystyle D}$ 는 역행인 XOR 게이트를 사용하여 계산되기 $D$ 때문에 이것은 중요한 구별이다 $.$

NAND 게이트만 사용하는 하프 스렉터.

반감산기의 진실 표는 다음과 같다.

입력		출력
X	Y	D	B_밖으로
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

위의 표와 Karnaugh 지도를 사용하여 $D$ $D$ 및 $D$ B $B_{\text{out}}$ ${\$ 에 대한 다음과 같은 논리 방정식을 찾을 수 있다 $B_{\text{out}}$

D=X\oplus Y}

B_{\text{out}}={\overline {X}}\cdot Y

B_{\text{out}}={\overline {X}}\cdot Y

=

B_{\text{out}}={\overline {X}}\cdot Y

B_{\text{out}}={\overline {X}}\cdot Y

{\displaystyle B_{\text{out}}={\overline{X}\cdot Y

따라서 반감쇄 회로의 단순화는 부정 게이트뿐만 아니라 특히 교차 추적을 피하는 이점이 있다.

      X - XOR -168------- X-Y 는 Y일 경우 0이고, 1은 그렇지 않으면---┘-┘----┐-Y일 경우 1이며, 차용은 Y > X일 경우 1이고, 0일 경우 0이다.

여기서 오른쪽의 라인은 출력이고 다른 라인은 입력이다(상단, 하단 또는 왼쪽).

완전감산기

풀 감산기는 조합 회로로, $미니언드$ X ${\displaystyle X$ $하위$ 기술 Y ${\displaystyle Y$ 그리고 ${\$ 에서 $B_{\text{in}}$ 로 차감하는 데 사용된다 $B_{\text{in}}$ The full subtractor generates two output bits: the difference $D$ and borrow out $B_{\text{out}}$ . $B_{\text{in}}$ is set when the previous digit is borrowed from $X$ . Thus, $B_{\text{in}}$ is also subtracte $X-Y-B_{\text{in}}$ : $X$ $X$ $Y$ 및 하위 $X$ 문자열 $X-Y-B_{\text{in}}$ {\ $displaystyle$ Y $}. 또는$ 기호 $X-Y-B_{\text{in}}$ ${\$ 반감산기와 마찬가지로 전체 감산기는 다음 자리부터 빌려야 할 때 차입을 생성한다. $X$ $X$ 에서 $B_{\text{in}}$ ${\$ 의 Y ${\$ $displaystyle$ Y $}$ 과 $B_{\text{in}}$ 를 $Y$ 빼기 때문에 $X$ $displaystyle$ X $<Y+B_{\text{in$ 의 $X<Y+B_{\text{in}}$ X < $X<Y+B_{\text{in}}$ + B $X<Y+B_{\text{in}}$ 에서 차입금이 생성되면 현재 숫자에 2가 추가된다. (이것은 십진법에서의 뺄셈 알고리즘과 유사하다. 2를 추가하는 대신 빌릴 때 10을 추가한다.) 따라서 $D=X-Y-B_{\text{in}}+2B_{\text{out}}$ = $D=X-Y-B_{\text{in}}+2B_{\text{out}}$ - $D=X-Y-B_{\text{in}}+2B_{\text{out}}$ - $D=X-Y-B_{\text{in}}+2B_{\text{out}}$ $D=X-Y-B_{\text{in}}+2B_{\text{out}}$ + $D=X-Y-B_{\text{in}}+2B_{\text{out}}$ $D=X-Y-B_{\text{in}}+2B_{\text{out}}$ $D=X-Y-B_{\text{in}}+2B_{\text{out}}$ ${\$