아날로그-디지털 변환기

X-Fi Fatal1ty Prosound 카드에 탑재된 Wolfson Microelectronics제 4채널 스테레오 멀티플렉스 아날로그-디지털 컨버터 WM8775SED

AD570 8비트 연속 근사 아날로그-디지털 변환기

AD570/AD571 실리콘 다이

INTERSIL ICL7107. 31/2자리 싱글칩 A/D 컨버터

ICL7107 실리콘 다이

전자제품에서 아날로그-디지털 변환기(ADC, A/D, 또는 A-D)는 마이크로폰에 의해 포착된 소리나 디지털 카메라에 들어오는 빛과 같은 아날로그 신호를 디지털 신호로 변환하는 시스템입니다.ADC는 아날로그 입력전압 또는 전류를 전압 또는 전류의 크기를 나타내는 디지털 수치로 변환하는 전자장치와 같은 격리된 측정을 제공할 수도 있다.일반적으로 디지털 출력은 입력에 비례하는 2의 보완 이진수이지만 다른 가능성도 있습니다.

ADC 아키텍처는 몇 가지 있습니다.컴포넌트가 복잡하고 정확하게 일치해야 하기 때문에 가장 특수한 ADC를 제외한 모든 ADC가 집적회로(IC)로 구현됩니다.이들은 일반적으로 아날로그 회로와 디지털 회로를 모두 집적하는 MOS(Metal-Oxide-Semiconductor) 혼합 신호 집적회로 칩의 형태를 취합니다.

디지털-아날로그 변환기(DAC)는 역기능을 수행하며, 디지털 신호를 아날로그 신호로 변환합니다.

설명.

ADC는 연속시간 및 연속진폭 아날로그 신호를 이산시간 및 이산진폭 디지털 신호로 변환한다.변환에는 입력의 양자화가 수반되기 때문에 반드시 소량의 오차나 노이즈가 발생합니다.또, ADC는, 변환을 계속하는 대신에, 정기적으로 변환을 실시해, 입력을 샘플링 해, 입력 신호의 허용 대역폭을 제한한다.

ADC의 퍼포먼스는 주로 대역폭과 Signal-to-Noise Ratio(SNR; 신호 대 잡음비)에 의해 특징지어집니다.ADC 대역폭은 주로 샘플링 레이트에 의해 특징지어집니다.ADC의 SNR은 분해능, 선형성 및 정확도(양자화 레벨이 실제 아날로그 신호와 얼마나 잘 일치하는지), 에일리어싱 및 지터 등 많은 요인에 의해 영향을 받습니다.ADC의 SNR은 유효 비트수(ENOB), 즉 반환되는 각 측정치의 평균 비트수로 요약되는 경우가 많습니다.이상적인 ADC는 분해능과 동일한 ENOB를 가진다.ADC는 디지털화하는 신호의 대역폭 및 필수 SNR과 일치하도록 선택됩니다.ADC가 신호의 대역폭의 2배를 넘는 샘플링 레이트로 동작하는 경우 나이키스트-셰넌 샘플링 정리에 따라 완벽한 재구성이 가능합니다.양자화 오류가 존재하면 이상적인 ADC의 SNR도 제한됩니다.단, ADC의 SNR이 입력신호의 SNR을 초과하면 그 영향이 무시되어 아날로그 입력신호의 디지털 표현이 기본적으로 완벽해질 수 있다.

결의안

그림 1. 8레벨 ADC 부호화 방식

변환기의 분해능은 아날로그 입력값의 허용범위에 걸쳐 생성할 수 있는 서로 다른 값, 즉 이산값의 수를 나타냅니다.따라서 특정 분해능은 양자화 오류의 크기를 결정하며, 따라서 오버샘플링을 사용하지 않고 이상적인 ADC에서 가능한 최대 신호 대 잡음 비를 결정합니다.입력 샘플은 보통 ADC 내에 바이너리 형식으로 전자적으로 저장되므로 분해능은 보통 오디오비트 깊이로 표시됩니다.따라서 사용 가능한 이산값의 수는 보통 2의 거듭제곱이 됩니다.예를 들어 분해능이 8비트인 ADC는 아날로그 입력을 256개 레벨 중 하나(2 = 256)로⁸ 인코딩할 수 있습니다.값은 애플리케이션에 따라 0 ~ 255(부호 없는 정수) 또는 -128 ~ 127(부호 있는 정수)의 범위를 나타낼 수 있습니다.

분해능은 전기적으로 정의할 수도 있으며 볼트 단위로 표시할 수도 있습니다.출력 코드 레벨의 변화를 보증하는 데 필요한 전압의 변화를 LSB(최저 유효 비트) 전압이라고 합니다.ADC의 분해능Q는 LSB 전압과 동일합니다.ADC의 전압 분해능은 전체 전압 측정 범위를 간격 수로 나눈 값과 같습니다.

({displaystyle Q=mathrm {FSR}}}}{2^{M}}})

여기서 M은 ADC의 분해능(비트 단위_FSR), E는 풀 스케일 전압 범위('스판'이라고도 함)입니다.E는_FSR 에 의해 주어집니다.

E_{\mathrm {FSR}}=V_{\mathrm {RefHi}}-V_{\mathrm {RefLow}},

여기서_RefHi V와_RefLow V는 각각 코드화할 수 있는 전압의 상한과 하한입니다.

일반적으로 전압 간격의 수는 다음과 같습니다.

N=2^{M},

여기서 M은 ADC의 분해능(비트)^[1]입니다.

즉, 2개의 연속된 코드레벨 사이에 1개의 전압인터벌이 할당됩니다.

예:

그림 1과 같은 코딩 방식
풀 스케일 측정 범위 = 0 ~ 1V
ADC 분해능은 3비트: 2³ = 8 양자화 레벨(표준)
ADC 전압 분해능, Q = 1V / 8 = 0.125V.

많은 경우 변환기의 유용한 분해능은 신호 대 잡음비(SNR) 및 ENOB로 표현되는 시스템 전체의 기타 오류에 의해 제한됩니다.

정현파를 64레벨(6비트)과 256레벨(8비트)로 양자화하는 비교.6비트의 양자화에 의해 발생하는 부가 노이즈는 8비트의 양자화에 의해 발생하는 노이즈보다 12dB 큽니다.이 예시와 같이 스펙트럼 분포가 평탄할 경우 12dB 차이는 소음 바닥의 측정 가능한 차이로 나타난다.

양자화 오류

그림 1과 그림 2와 같이 아날로그에서 디지털로의 변환.

양자화 오차는 이상적인 ADC 고유의 양자화에 의해 도입된다.ADC에 대한 아날로그 입력 전압과 출력 디지털 값 사이의 반올림 오류입니다.에러는 비선형이며 신호에 의존합니다.양자화 오차가 -1/2 LSB와 +1/2 LSB 사이에서 균일하게 분포하고 신호가 모든 양자화 레벨을 커버하는 균일한 분포를 갖는 이상적인 ADC에서는 신호 대 양자화 잡음비(SQNR)는 다음과 같이 주어진다.

\displaystyle \mathrm {SQNR} = 20\log _{10}(2^{Q})\약 6.02\cdot Q\\mathrm {dB} \,\!}

^[2]

여기서 Q는 양자화 비트 수입니다.예를 들어 16비트 ADC의 경우 양자화 오류는 최대 수준보다 96.3dB 낮습니다.

양자화 오차는 DC에서 나이키스트 주파수로 분산됩니다.따라서 오버샘플링과 같이 ADC 대역폭의 일부가 사용되지 않으면 양자화 오류의 일부가 대역 외에서 발생하며 사용 중인 대역폭의 SQNR이 효과적으로 개선됩니다.오버샘플링 시스템에서는 노이즈 쉐이핑을 사용하여 더 많은 양자화 오류를 대역 밖으로 강제함으로써 SQNR을 더욱 높일 수 있습니다.

디더

ADC 에서는, 통상, 디더를 사용해 퍼포먼스를 향상시킬 수 있습니다.이것은 변환 전에 입력에 추가되는 매우 적은 양의 랜덤 노이즈(예: 백색 노이즈)입니다.그 효과는 신호를 기반으로 LSB 상태를 랜덤화하는 것입니다.단순히 낮은 레벨에서 신호가 완전히 끊기는 것이 아니라 노이즈가 약간 증가하더라도 ADC가 변환할 수 있는 신호의 유효 범위를 확장합니다.디더는 샘플러의 분해능만 높일 수 있다는 점에 주의해 주십시오.선형성을 향상시킬 수 없기 때문에 정확도가 반드시 향상되는 것은 아닙니다.

ADC의 비트 심도에 대한 매우 낮은 수준의 오디오 신호에서의 양자화 왜곡은 신호와 관련지어 왜곡되어 불쾌하게 들린다.디더링에서는 왜곡이 노이즈로 변환됩니다.왜곡되지 않은 신호는 시간에 따른 평균화를 통해 정확하게 복구할 수 있습니다.디더링은 전기 미터와 같은 시스템 통합에도 사용됩니다.값이 합산되기 때문에 디더링은 아날로그/디지털컨버터의 LSB보다 정확한 결과를 산출합니다.

사진 이미지를 픽셀당 더 적은 비트 수로 정량화할 때 종종 디더가 적용됩니다. 이미지는 노이즈가 더 심하지만 눈으로 보기에는 양자화된 이미지보다 훨씬 더 사실적으로 보입니다. 그렇지 않으면 밴딩이 됩니다.이 유사한 프로세스는 디지털로 변환된 아날로그 오디오 신호에 대한 디저의 영향을 시각화하는 데 도움이 될 수 있습니다.

정확성.

ADC에는, 몇개의 에러의 원인이 있습니다.양자화 오류 및 (ADC가 선형이라고 가정할 때) 비선형성은 아날로그-디지털 변환의 본질입니다.이러한 에러는, 최하위 비트(LSB)라고 불리는 단위로 측정됩니다.위의 8비트 ADC의 예에서는 1개의 LSB의 오차는 전체 신호 범위의 1/256(약 0.4%)입니다.

비선형성

모든 ADC는 물리적 결함으로 인한 비선형성 오류로 인해 출력이 입력의 선형 함수(또는 의도적으로 비선형 ADC의 경우 일부 다른 함수)에서 벗어나게 됩니다.이러한 오류는 교정을 통해 완화되거나 테스트를 통해 방지될 수 있습니다.선형성에 대한 중요한 매개변수는 적분 비선형성과 미분 비선형성이다.이러한 비선형성으로 인해 왜곡이 발생하여 ADC의 신호 대 잡음비 성능이 저하되어 유효 분해능이 저하될 수 있습니다.

지터

$x(t)=A\sin {(2\pi f_{0}t)}$ 디지털화 시 $x(t)=A\sin {(2\pi f_{0}t)}$ x ( $x(t)=A\sin {(2\pi f_{0}t)}$ ) $=$ $x(t)=A\sin {(2\pi f_{0}t)}$ sin $x(t)=A\sin {(2\pi f_{0}t)}$ δ ( $x(t)=A\sin {(2\pi f_{0}t)}$ $x(t)=A\sin {(2\pi f_{0}t)}$ $x(t)=A\sin {(2\pi f_{0}t)}$ 0 $x(t)=A\sin {(2\pi f_{0}t)}$ )(\ $displaystyle$ x $(t$ )=A $\sin$ {( $2\pi f_{0}t$ 이상적이지 않은 샘플링 클럭을 사용하면 샘플이 기록될 때 약간의 불확실성이 $발생$ 합니다.클럭 $\Delta t$ 지터에 의한 실제 샘플링 시간의 불확도가 $\Delta t$ t \ $displaystyle$ \ $Delta$ t인 경우 이 현상에 의해 발생하는 $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ 는 $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ a p $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ ( t ) $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ A $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ f $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ ${\$ $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ \ $displaystyle E_{$ ap}\ $le$ x $'$ ( t ) \ displaystyle x ' \ $x$ ) \ displaystyle x ' t $\Delta t$ 。 $델타$ t \ $leq 2A\pi f_{0}\Delta$ t $E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t$ 이것에 의해, 녹음된 노이즈가 더해져, 양자화 에러만으로 예측되는 유효 비트수(ENAB)를 밑돌게 됩니다.이 오차는 DC의 경우 0이며 저주파에서는 작지만 고진폭 및 고주파의 신호에서는 중요합니다.지터가 퍼포먼스에 미치는 영향은 양자화 오류와 비교할 수 있습니다. $\Delta t<{\frac {1}{2^{q}\pi f_{0}}}$ t < $\Delta t<{\frac {1}{2^{q}\pi f_{0}}}$ $\Delta t<{\frac {1}{2^{q}\pi f_{0}}}$ q $\Delta t<{\frac {1}{2^{q}\pi f_{0}}}$ f $\Delta t<{\frac {1}{2^{q}\pi f_{0}}}$ \ $displaystyle$ \ $Delta$ t < { \ $frac$ { $1 }$ \ $pi$ f $_$ 0 $\Delta t<{\frac {1}{2^{q}\pi f_{0}}}$ 。q는 ADC 비트의 ^{[citation needed]}수입니다.

출력 크기 (비트)	신호 주파수
출력 크기 (비트)	1Hz	1kHz	10 kHz	1 MHz	10 MHz	100 MHz	1 GHz
8	1,243 밀리초	1.24 밀리초	124 ns	1.24 ns	124 ps	12.4 ps	1.24ps
10	311 밀리초	311 ns	31.1 ns	311ps	31.1ps	3.11ps	0.31ps
12	77.7 밀리초	77.7 ns	7.77 ns	77.7ps	7.77ps	0.78ps	0.08ps('77.7fs')
14	19.4 밀리초	19.4 ns	1.94 ns	19.4 ps	1.94ps	0.19ps	0.02ps('19.4fs')
16	4.86 밀리초	4.86 ns	486ps	4.86ps	0.49ps	0.05ps('48.5fs')	–
18	1.21 밀리초	1.21 ns	121 ps	1.21ps	0.12ps	–	–
20	304 ns	304 ps	30.4 ps	0.30 ps ('102.56 fs')	0.03ps('30.3fs')	–	–
24	18.9 ns	18.9ps	1.89ps	0.019 ps ('18.9 fs')	-	–	–

클럭 지터는 위상 ^[3]^[4]노이즈에 의해 발생합니다.디지털화 대역폭이 1MHz ~1GHz 의 ADC 의 해상도는,^[5] 지터에 의해서 제한됩니다.44.1kHz에서 오디오 신호를 샘플링하는 경우 등 저대역폭 변환에서는 ^[6]클럭지터가 퍼포먼스에 미치는 영향은 적습니다.

샘플링 레이트

아날로그 신호는 시간적으로 연속적이며 이를 디지털 값의 흐름으로 변환해야 합니다.따라서 아날로그 신호에서 새로운 디지털 값이 샘플링되는 속도를 정의해야 합니다.새로운 값의 속도는 변환기의 샘플링 속도 또는 샘플링 주파수라고 불립니다.연속적으로 변화하는 대역제한 신호를 샘플링하여 재구성 필터에 의해 이산시간 값으로부터 원래의 신호를 재생할 수 있다.Nyquist-Shannon 샘플링 정리는 샘플링 속도가 신호의 최고 주파수보다 2배 이상 높을 경우에만 원래 신호의 충실한 재생이 가능하다는 것을 의미합니다.

실제 ADC에서는 순간 변환을 할 수 없기 때문에 변환기가 변환을 실행하는 시간(변환 시간이라고 함) 동안 입력 값은 반드시 일정하게 유지되어야 합니다.샘플 홀드라고 불리는 입력 회로는 대부분의 경우 입력에 아날로그 전압을 저장하기 위해 캐패시터를 사용하고 입력에서 캐패시터를 분리하기 위해 전자 스위치 또는 게이트를 사용하여 이 작업을 수행합니다.많은 ADC 집적회로에는 샘플 및 홀드 서브시스템이 내부에 포함되어 있습니다.

앨리어싱

ADC는 입력 값을 시간 단위로 샘플링함으로써 작동합니다.입력이 관심 주파수의 2배로 정의된 나이키스트 속도 이상으로 샘플링되면 신호의 모든 주파수를 재구성할 수 있습니다.나이키스트 레이트의 절반을 넘는 주파수가 샘플링되면 낮은 주파수로 잘못 검출됩니다.이것은 에일리어싱이라고 불리는 프로세스입니다.앨리어싱은 사이클당 2회 이하로 함수를 순간 샘플링하면 사이클이 누락되어 주파수가 잘못되어 나타나기 때문에 발생합니다.예를 들어 1.5kHz에서 샘플링되는 2kHz 사인파는 500Hz 사인파로 재구성됩니다.

에일리어스를 회피하려면 ADC에 대한 입력은 샘플링 레이트의 절반을 넘는 주파수를 제거하기 위해 로우패스필터링해야 합니다.이 필터는 안티에일리어싱 필터라고 불리며 주파수 함량이 높은 아날로그 신호에 적용되는 실용적인 ADC 시스템에 필수적입니다.앨리어싱에 대한 보호가 필수적인 애플리케이션에서는 오버샘플링을 사용하여 앨리어싱을 크게 줄이거나 제거할 수 있습니다.

대부분의 시스템에서는 앨리어스가 바람직하지 않지만 대역제한 고주파 신호를 동시에 다운믹스하기 위해 이용할 수 있습니다(언더샘플링 및 주파수 믹서 참조).에일리어스는 신호 주파수와 샘플링 ^[7]주파수의 하위 헤테로다인입니다.

오버샘플링

이코노미의 경우 신호는 필요한 최소 레이트로 샘플링되는 경우가 많습니다.그 결과 양자화 오차는 컨버터의 패스밴드 전체에 퍼지는 백색 노이즈가 됩니다.나이키스트 레이트보다 훨씬 높은 속도로 신호가 샘플링된 후 디지털로 필터링되어 신호 대역폭으로 제한되는 경우 다음과 같은 이점이 있습니다.

오버샘플링을 통해 아날로그 안티에이리어싱 필터 구현이 용이함
오디오 비트 깊이 향상
특히 오버샘플링과 더불어 노이즈 쉐이핑을 사용하는 경우 소음 감소

오버샘플링은 일반적으로 필요한 샘플링 속도(일반적으로 44.1 또는 48kHz)가 일반적인 트랜지스터 회로의 클럭 속도(>1MHz)에 비해 매우 낮은 오디오 주파수 ADC에서 사용됩니다.이 경우 ADC의 퍼포먼스는 거의 또는 무료로 대폭 향상할 수 있습니다.또한 앨리어스된 신호도 일반적으로 아웃오브밴드가 되기 때문에 앨리어스는 매우 저비용의 필터를 사용하여 완전히 배제할 수 있습니다.

상대적인 속도와 정밀도

ADC의 속도는 유형에 따라 다릅니다.Wilkinson ADC는 현재의 디지털 회로에 의해 처리 가능한 클럭 속도에 의해 제한됩니다.연속 근사 ADC의 경우 변환 시간은 분해능의 로그, 즉 비트 수에 따라 조정됩니다.플래시 ADC는 3가지 유형 중 가장 빠른 유형입니다.변환은 기본적으로 단일 병렬 단계로 수행됩니다.

속도와 정확성 사이에는 잠재적인 트레이드오프가 있다.플래시 ADC에는 드리프트가 있어 컴퍼레이터 레벨과 관련된 불확실성으로 인해 선형성이 저하됩니다.보다 적은 범위로, 불충분한 선형성은 연속 근사 ADC에도 문제가 될 수 있다.여기서 비선형성은 감산 프로세스에서 누적된 오차로 인해 발생합니다.Wilkinson ADC는 ^[8]^[9]세 가지 중 선형성이 가장 우수합니다.

슬라이딩 스케일 원리

슬라이딩 스케일 또는 랜덤화 방법을 사용하여 모든 유형의 ADC(특히 플래시 및 연속 근사 유형)의 선형성을 크게 개선할 수 있습니다.ADC에서 입력 전압에서 디지털 출력 값으로의 매핑은 정확히 필요한 바닥 또는 천장 기능이 아닙니다.정상 상태에서는 특정 진폭의 펄스가 항상 동일한 디지털 값으로 변환됩니다.문제는 디지털화된 값의 아날로그 값 범위가 모두 동일한 폭은 아니며 평균 폭과의 차이에 비례하여 차동 선형성이 감소한다는 것입니다.슬라이딩 스케일 원리는 이 현상을 극복하기 위해 평균화 효과를 사용합니다.샘플링된 입력 전압에 랜덤하지만 알려진 아날로그 전압이 가산됩니다.그런 다음 디지털 형식으로 변환되고 그에 상응하는 디지털 양이 감산되어 원래 값으로 복원됩니다.장점은 변환이 임의의 시점에서 이루어졌다는 것입니다.최종 수준의 통계적 분포는 ADC 범위의 영역에 걸친 가중 평균에 의해 결정된다.이것에 의해, 특정 ^[10]^[11]레벨의 폭에 대해서 감도가 저하됩니다.

종류들

이것들은, 전자 ADC 를 실장하는 몇개의 일반적인 방법입니다.

직접 변환

다이렉트 변환 또는 플래시 ADC는 입력 신호를 병렬로 샘플링하는 컴퍼레이터 뱅크를 가지며, 각 뱅크는 특정 전압 범위에 대해 발화한다.비교기 뱅크는 각 전압 범위에 대한 코드를 생성하는 논리 회로를 공급합니다.

이 타입의 ADC는, 다이 사이즈가 크고, 소비 전력도 높아집니다.광스토리지 및 자기스토리지에서 비디오, 광대역통신 또는 기타 고속신호에 자주 사용됩니다.

회로는 저항성 분할기 네트워크, 일련의 op-amp 비교기 및 priority 인코더로 구성됩니다.전압 경계에서 발생하는 문제를 해결하기 위해 소량의 이력서가 컴퍼레이터에 내장되어 있습니다.저항분할기의 각 노드에서는 비교전압을 이용할 수 있다.회로의 목적은 아날로그 입력 전압을 각 노드 전압과 비교하는 것입니다.

이 회로는 변환이 순차적으로 이루어지는 것이 아니라 동시에 이루어지기 때문에 고속이라는 장점이 있습니다.일반적인 변환 시간은 100ns 이하입니다.변환 시간은 비교기 및 priority 인코더의 속도에 의해서만 제한됩니다.이러한 유형의 ADC는 추가된 각 비트에 대해 필요한 비교기 수가 거의 두 배로 증가한다는 단점이 있습니다.또한 n 값이 클수록 priority 인코더가 복잡해집니다.

연속 근사

연속 근사 ADC는 비교기와 바이너리 서치를 사용하여 입력전압을 포함한 범위를 순차적으로 좁힌다.연속되는 각 스텝에서 컨버터는 입력전압과 내부디지털의 출력을 아날로그 컨버터에 비교하며, 아날로그 컨버터는 처음에 허용된 입력전압 범위의 중간점을 나타낸다.이 처리의 각 단계에서 근사치는 연속 근사 레지스터(SAR)에 격납되어 디지털-아날로그 변환기의 출력이 보다 좁은 범위에 걸친 비교를 위해 갱신된다.

램프 비교

램프 비교 ADC는 톱니형 신호를 생성하여 램프를 올리거나 내리거나 한 후 빠르게 ^[12]제로로 돌아갑니다.램프가 시작되면 타이머가 카운트를 시작합니다.램프 전압이 입력과 일치하면 비교기가 작동하고 타이머 값이 기록됩니다.시간제 램프 컨버터는 ^[a]경제적으로 구현할 수 있지만 램프를 생성하는 회로가 단순한 아날로그 인테그레이터인 경우가 많기 때문에 램프 시간은 온도에 민감할 수 있습니다.보다 정확한 변환기는 DAC를 구동하는 클럭 카운터를 사용합니다.램프 비교 시스템의 특별한 장점은 두 번째 신호를 변환하려면 타이머 값을 저장하기 위해 다른 비교기와 다른 레지스터가 필요하다는 것입니다.변환 중 입력 변화에 대한 민감도를 줄이기 위해 샘플 및 홀드는 순간 입력 전압으로 캐패시터를 충전하고 변환기는 정전류로 방전하는 데 필요한 시간을 측정할 수 있습니다.

윌킨슨

윌킨슨 ADC는 1950년 데니스 윌킨슨에 의해 설계되었다.Wilkinson ADC는 입력 전압과 충전 캐패시터에 의해 생성된 전압을 비교한 것입니다.콘덴서는 비교기가 입력 전압과 일치한다고 판단할 때까지 충전할 수 있습니다.그런 다음 캐패시터가 선형으로 방전됩니다.캐패시터 방전에 필요한 시간은 입력 전압의 진폭에 비례합니다.캐패시터가 방전되는 동안 고주파 발진기 클럭의 펄스는 레지스터에 의해 카운트됩니다.레지스터에 기록된 클럭 펄스 수도 입력 ^[14]^[15]전압에 비례합니다.

통합 중

통합 ADC(듀얼 슬로프 또는 멀티 슬로프 ADC)는 알 수 없는 입력 전압을 통합기 입력에 인가하고 전압이 일정 시간(런업 기간) 동안 램프되도록 합니다.그러면 반대 극성의 알려진 기준 전압이 통합기에 인가되어 통합기 출력이 0(런다운 주기)으로 돌아올 때까지 램프가 허용됩니다.입력 전압은 기준 전압, 일정한 런업 시간 주기 및 측정된 런다운 시간 주기의 함수로 계산됩니다.런타임 측정은 보통 컨버터의 클럭 단위로 이루어지므로 통합 시간이 길수록 더 높은 분해능이 가능합니다.마찬가지로 분해능을 희생함으로써 컨버터의 속도를 향상시킬 수 있다.이 유형의 변환기(또는 개념의 변형)는 선형성과 유연성을 위해 대부분의 디지털 전압계에 사용됩니다.

ADC 충전 밸런싱: 전하 밸런싱 ADC의 원리는 먼저 전압 대 주파수 변환기를 사용하여 입력 신호를 주파수로 변환하는 것입니다.그런 다음 이 주파수는 카운터에 의해 측정되며 아날로그 입력에 비례하는 출력 코드로 변환됩니다.이러한 변환기의 주된 장점은 노이즈가 많은 환경이나 격리된 형태에서도 주파수를 전송할 수 있다는 것입니다.단, 이 회로의 한계는 전압-주파수 변환기의 출력이 온도 및 시간에 걸쳐 정확하게 값을 유지할 수 없는 RC 제품에 의존한다는 것입니다.
듀얼 슬로프 ADC: 회로의 아날로그 부분은 고입력 임피던스 버퍼, 정밀 적분기 및 전압 비교기로 구성됩니다.변환기는 먼저 아날로그 입력 신호를 일정한 기간 동안 통합한 다음 적분기 출력이 0이 될 때까지 반대 극성의 내부 기준 전압을 통합합니다.이 회선의 주된 단점은 긴 지속시간입니다.특히 열전대 및 체중계 등 느리게 변화하는 신호의 정확한 측정에 적합합니다.

델타 부호화

델타 부호화 ADC 또는 카운터 램프 ADC에는 디지털을 아날로그 컨버터(DAC)에 공급하는 업다운카운터가 있습니다.입력 신호와 DAC는 모두 비교기로 이동합니다.비교기는 카운터를 제어합니다.회로는 비교기의 음의 피드백을 사용하여 DAC 출력이 입력 신호와 일치하고 카운터에서 숫자를 읽을 때까지 카운터를 조정합니다.델타 컨버터는 매우 넓은 범위와 고해상도를 가지지만 변환 시간은 입력 신호의 동작에 따라 달라지지만 항상 최악의 상황이 보장됩니다.델타 컨버터는 대부분의 물리 시스템으로부터의 신호가 갑자기 변화하지 않기 때문에 실제 신호를 읽기 위한 매우 좋은 선택입니다.일부 변환기는 델타 및 연속 근사 접근법을 결합합니다. 이 방법은 입력 신호의 고주파 성분이 크기가 작은 것으로 알려진 경우에 특히 잘 작동합니다.

파이프라인

파이프라인 ADC(서브 레인지 양자화기라고도 함)는 두 개 이상의 변환 단계를 사용합니다.먼저 거친 변환이 이루어집니다.제2단계에서는 디지털 아날로그 컨버터(DAC)에 의해 입력신호와의 차이를 결정한다.그런 다음 이 차이를 보다 정확하게 변환하고 마지막 단계에서 결과를 결합합니다.이는 피드백 기준 신호가 단순히 가장 중요한 비트가 아닌 전체 비트 범위(예를 들어 4비트)의 중간 변환으로 구성되는 연속 근사 ADC의 개선이라고 볼 수 있습니다.이 타입은, 연속 근사치와 플래시 ADC의 장점을 조합해 고속으로 고해상도로 효율적으로 실장할 수 있습니다.

시그마델타

시그마델타ADC(일명 델타시그마ADC)는 필요보다 적은 수의 비트를 사용하여 착신 신호를 큰 계수로 오버샘플링하고 플래시 ADC를 사용하여 변환하여 원하는 신호 대역을 필터링합니다.결과 신호는 플래시의 개별 레벨에 의해 생성된 오류와 함께 피드백되어 입력에서 필터로 감산됩니다.이 네거티브 피드백은 원하는 신호 주파수에 나타나지 않는 양자화 오류의 노이즈 쉐이핑 효과가 있습니다.디지털 필터(디메이션 필터)는 ADC에 따라 샘플링 레이트를 줄이고 불필요한 노이즈 신호를 필터링하여 출력 분해능을 높입니다.

시간 인터리브

시간 인터리브 ADC는 유효 샘플 클럭의 M번째 사이클마다 각 ADC가 데이터를 샘플링하는 M개의 병렬 ADC를 사용한다.그 결과, 샘플 레이트는 각 ADC가 관리할 수 있는 것보다 M배로 증가합니다.실제로는, M ADC간의 개개의 차이에 의해서, 전체적인 퍼포먼스가 저하해, spurious-free dynamic range(^[16]SFDR; 스플리어스 프리 다이나믹 레인지(SFDR)가 감소합니다.다만, 이러한 시간 인터리빙의 미스매치 ^[17]에러를 수정하는 방법이 있습니다.

중급 FM 스테이지

중간 FM단을 가진 ADC는 우선 전압-주파수 변환기를 사용하여 입력신호의 전압에 비례하는 주파수의 발진신호를 생성하고 다음으로 주파수 카운터를 사용하여 그 주파수를 원하는 신호전압에 비례하는 디지털카운트로 변환한다.통합 시간이 길수록 해상도가 높아집니다.마찬가지로 분해능을 희생함으로써 컨버터의 속도를 향상시킬 수 있다.ADC의 두 부분은 광 절연체를 통과하거나 무선으로 전송되는 주파수 신호를 통해 광범위하게 분리될 수 있습니다.이러한 ADC 중에는 사인파 또는 사각파 주파수 변조를 사용하는 것도 있고 펄스 주파수 변조를 사용하는 것도 있습니다.이러한 ADC는 한때 원격 아날로그 ^[18]^[19]^[20]^[21]^[22]센서의 상태를 디지털로 표시하는 가장 인기 있는 방법이었다.

타임 스트레치

Time-Stretch Analog-to-Digital Converter(TS-ADC; 시간 스트레치아날로그-디지털 변환기)는 기존의 전자 ADC에서는 디지털화할 수 없었던 매우 넓은 대역폭의 아날로그 신호를 디지털화한다.일반적으로 포토닉 프리프로세서를 사용하여 신호를 타임스트레칭합니다.이것에 의해, 신호가 효과적으로 시간내에 느려져 대역폭이 압축됩니다.그 결과 원래 신호를 캡처하기에는 너무 느렸던 전자 ADC가 이제 느려진 신호를 캡처할 수 있습니다.신호를 지속적으로 캡처하기 위해 프론트엔드는 신호를 시간 연장 외에 여러 세그먼트로 나눕니다.각 세그먼트는 별도의 전자 ADC에 의해 개별적으로 디지털화됩니다.마지막으로 디지털 신호 프로세서는 샘플을 재배치하고 프리프로세서에 의해 추가된 왜곡을 제거하여 원래의 아날로그 신호의 디지털 표현인 바이너리 데이터를 생성한다.

상업의

대부분의 경우 집적회로의 가장 비싼 부분은 핀입니다. 왜냐하면 핀은 패키지를 더 크게 만들고 각 핀은 집적회로의 실리콘에 연결해야 하기 때문입니다.핀을 저장하기 위해 ADC는 시리얼인터페이스를 통해 컴퓨터에 데이터를 한 번에 1비트씩 전송하며 클럭 신호의 상태가 변화하면 각 비트가 출력됩니다.이것에 의해, ADC 패키지의 핀이 꽤 절약됩니다.대부분의 경우, 설계 전체가 복잡해지는 일은 없습니다.

상용 ADC에는, 같은 컨버터를 공급하는 복수의 입력이 있는 경우가 있습니다(통상은 아날로그 멀티플렉서를 경유합니다).ADC의 다른 모델에는 샘플 및 홀드 회로, 계측 증폭기 또는 차동 입력이 포함될 수 있습니다.여기서 측정된 양은 두 입력 간의 차이입니다.

적용들

음악 녹음

아날로그-디지털 변환기는 현대 음악 재생 기술 및 디지털 오디오 워크스테이션 기반 사운드 레코딩에 필수적입니다.음악은 아날로그 녹음을 사용하여 컴퓨터로 제작될 수 있습니다.따라서 콤팩트 디스크와 디지털 음악 파일에 전송되는 펄스 코드 변조(PCM) 데이터 스트림을 작성하려면 아날로그-디지털 변환기가 필요합니다.현재 음악에서 사용되는 아날로그-디지털 변환기는 최대 192킬로헤르츠 속도로 샘플링할 수 있습니다.많은 녹음 스튜디오는 24비트/96kHz 펄스 코드 변조(PCM) 형식으로 녹음한 다음 콤팩트 디스크 디지털 오디오 생산(44.1kHz) 또는 라디오 및 텔레비전 방송 애플리케이션의 경우 48kHz까지 신호를 다운샘플링 및 디더링합니다.

디지털 신호 처리

ADC는 거의 모든 아날로그 신호를 디지털 형식으로 처리, 저장 또는 전송하는 시스템에서 필요합니다.예를 들어 TV 튜너 카드는 고속 비디오 아날로그-디지털 변환기를 사용합니다.마이크로컨트롤러에서는 저속 온칩8비트, 10비트, 12비트 또는 16비트 아날로그-디지털 변환기가 일반적입니다.디지털 스토리지 오실로스코프는 매우 빠른 아날로그-디지털 변환기가 필요하며, 소프트웨어 정의 라디오 및 새로운 애플리케이션에 매우 중요합니다.

과학 기구

디지털 이미징 시스템은 일반적으로 픽셀을 디지털화하기 위해 아날로그-디지털 변환기를 사용합니다.일부 레이더 시스템은 아날로그-디지털 변환기를 사용하여 신호 강도를 후속 신호 처리를 위해 디지털 값으로 변환합니다.다른 많은 현장 및 원격 감지 시스템은 일반적으로 유사한 기술을 사용합니다.

과학 기기의 많은 센서는 온도, 압력, pH, 광강도 등 아날로그 신호를 생성합니다.이러한 모든 신호는 증폭되어 ADC에 공급되어 디지털 표현을 생성할 수 있습니다.

로터리 인코더

로터리 인코더와 같은 일부 비전자적 또는 일부 전자 장치도 ADC로 간주할 수 있습니다.일반적으로 ADC의 디지털 출력은 입력에 비례하는 2의 보완 이진수입니다.인코더가 그레이 코드를 출력할 수 있습니다.

디스플레이

평면 디스플레이는 기본적으로 디지털이며 컴포지트나 VGA 등의 아날로그 신호를 처리하기 위해 ADC가 필요합니다.

전기 기호

테스트

아날로그-디지털 변환기를 테스트하려면 제어 신호를 전송하고 디지털 데이터 출력을 캡처하기 위해 아날로그 입력 소스와 하드웨어가 필요합니다.ADC에 따라서는 정확한 기준 신호 소스도 필요합니다.

ADC를 테스트하기 위한 주요 파라미터는 다음과 같습니다.

DC 오프셋 오류
DC 게인 오류
신호 대 잡음비(SNR)
총 고조파 왜곡(THD)
적분 비선형성(INL)
미분 비선형성(DNL)
스플리어스 프리 다이내믹 레인지
소비 전력

「」를 참조해 주세요.

선형 함수에 의해 신호 값이 예측되는 ADC의 일종인 적응형 예측 부호화
오디오 코덱
베타 인코더
디지털화
디지털 신호 처리
적분 선형성
모뎀

메모들

^ 매우 단순한(비선형) 램프 컨버터는 마이크로 컨트롤러와 하나의 저항 및 캐패시터로 ^[13]구현할 수 있습니다.

레퍼런스

^ "Principles of Data Acquisition and Conversion" (PDF). Texas Instruments. April 2015. Retrieved October 18, 2016.
^ Lathi, B.P. (1998). Modern Digital and Analog Communication Systems (3rd ed.). Oxford University Press.
^ "Maxim App 800: Design a Low-Jitter Clock for High-Speed Data Converters", maxim-ic.com, July 17, 2002
^ "Jitter effects on Analog to Digital and Digital to Analog Converters" (PDF). Retrieved August 19, 2012.
^ Löhning, Michael; Fettweis, Gerhard (2007). "The effects of aperture jitter and clock jitter in wideband ADCs". Computer Standards & Interfaces Archive. 29 (1): 11–18. CiteSeerX 10.1.1.3.9217. doi:10.1016/j.csi.2005.12.005.
^ Redmayne, Derek; Steer, Alison (December 8, 2008), "Understanding the effect of clock jitter on high-speed ADCs", eetimes.com
^ "RF-Sampling and GSPS ADCs – Breakthrough ADCs Revolutionize Radio Architectures" (PDF). Texas Instruments. Retrieved November 4, 2013.
^ Knoll (1989년, 페이지 664년–665년)
^ 니콜슨(1974년, 페이지 313년–315년)
^ Knoll (1989년, 페이지 665년–666년)
^ 니콜슨 (1974년, 페이지 315년–316년)
^ Couch - 2001 - 디지털 및 아날로그 통신 시스템 - 프렌티스 홀 - 미국 뉴저지
^ "Atmel Application Note AVR400: Low Cost A/D Converter" (PDF). atmel.com.
^ Knoll(1989년, 페이지 663-664년)
^ 니콜슨(1974년, 페이지 309년–310년)
^ Vogel, Christian (2005). "The Impact of Combined Channel Mismatch Effects in Time-interleaved ADCs". IEEE Transactions on Instrumentation and Measurement. 55 (1): 415–427. CiteSeerX 10.1.1.212.7539. doi:10.1109/TIM.2004.834046. S2CID 15038020.
^ Gabriele Manganaro; David H. Robertson (July 2015), Interleaving ADCs: Unraveling the Mysteries, Analog Devices, retrieved October 7, 2021
^ 아날로그 디바이스 MT-028 튜토리얼: 월트 케스터와 제임스 브라이언트의 2009년작 "전압-주파수 변환기"는 케스터, 월터 앨런(2005) 데이터 변환 핸드북, Newnes, 페이지 274, ISBN 0750678410에서 개작된 것으로 보인다.
^ 마이크로칩 AN795 "전압-주파수/주파수-전압 변환기" 페이지 4: "13비트 A/D 변환기"
^ Carr, Joseph J. (1996) 전자 계측 및 측정 요소, 프렌티스 홀, 페이지 402, ISBN 0133416860.
^ "전압-주파수 아날로그-디지털 변환기" globalspec.com
^ Pease, Robert A. (1991) 아날로그 회선의 트러블 슈팅, Newnes, 페이지 130, ISBN 0750694998.

Knoll, Glenn F. (1989). Radiation Detection and Measurement (2nd ed.). New York: John Wiley & Sons. ISBN 978-0471815044.
Nicholson, P. W. (1974). Nuclear Electronics. New York: John Wiley & Sons. pp. 315–316. ISBN 978-0471636977.

추가 정보

Allen, Phillip E.; Holberg, Douglas R. (2002). CMOS Analog Circuit Design. ISBN 978-0-19-511644-1.
Fraden, Jacob (2010). Handbook of Modern Sensors: Physics, Designs, and Applications. Springer. ISBN 978-1441964656.
Kester, Walt, ed. (2005). The Data Conversion Handbook. Elsevier: Newnes. ISBN 978-0-7506-7841-4.
Johns, David; Martin, Ken (1997). Analog Integrated Circuit Design. ISBN 978-0-471-14448-9.
Liu, Mingliang (2006). Demystifying Switched-Capacitor Circuits. ISBN 978-0-7506-7907-7.
Norsworthy, Steven R.; Schreier, Richard; Temes, Gabor C. (1997). Delta-Sigma Data Converters. IEEE Press. ISBN 978-0-7803-1045-2.
Razavi, Behzad (1995). Principles of Data Conversion System Design. New York, NY: IEEE Press. ISBN 978-0-7803-1093-3.
Ndjountche, Tertulien (May 24, 2011). CMOS Analog Integrated Circuits: High-Speed and Power-Efficient Design. Boca Raton, FL: CRC Press. ISBN 978-1-4398-5491-4.
Staller, Len (February 24, 2005). "Understanding analog to digital converter specifications". Embedded Systems Design.
Walden, R. H. (1999). "Analog-to-digital converter survey and analysis". IEEE Journal on Selected Areas in Communications. 17 (4): 539–550. CiteSeerX 10.1.1.352.1881. doi:10.1109/49.761034.

외부 링크

델타 시그마 변환기 소개 델타 시그마 변환기 이론의 매우 좋은 개요.
FFT/DFT 해석 RF Expo East, 1987년 평가 소프트웨어를 통한 A/D 변환 시스템의 디지털 동적 해석
사용하시는 애플리케이션에 적합한 ADC 아키텍처는 무엇입니까?월트 케스터의 기사
ADC 및 DAC 용어집 2009년 11월 24일 Wayback Machine에서 보관 일반적으로 사용되는 기술 용어를 정의합니다.
AVR에서의 ADC 소개– Atmel 마이크로컨트롤러를 사용한 아날로그에서 디지털로의 변환
시간 인터리브 ADC의 신호 처리 및 시스템 측면.
대화형 작동 원리를 사용한 아날로그-디지털 변환기 설명.
심플 램프 ADC의 MATLAB Simulink 모델.

[14] 매우 단순한(비선형) 램프 컨버터는 마이크로 컨트롤러와 하나의 저항 및 캐패시터로 ^[13]구현할 수 있습니다.

[1] "Principles of Data Acquisition and Conversion" (PDF). Texas Instruments. April 2015. Retrieved October 18, 2016.

[2] Lathi, B.P. (1998). Modern Digital and Analog Communication Systems (3rd ed.). Oxford University Press.

[3] "Maxim App 800: Design a Low-Jitter Clock for High-Speed Data Converters", maxim-ic.com, July 17, 2002

[4] "Jitter effects on Analog to Digital and Digital to Analog Converters" (PDF). Retrieved August 19, 2012.

[5] Löhning, Michael; Fettweis, Gerhard (2007). "The effects of aperture jitter and clock jitter in wideband ADCs". Computer Standards & Interfaces Archive. 29 (1): 11–18. CiteSeerX 10.1.1.3.9217. doi:10.1016/j.csi.2005.12.005.

[6] Redmayne, Derek; Steer, Alison (December 8, 2008), "Understanding the effect of clock jitter on high-speed ADCs", eetimes.com

[7] "RF-Sampling and GSPS ADCs – Breakthrough ADCs Revolutionize Radio Architectures" (PDF). Texas Instruments. Retrieved November 4, 2013.

[8] Knoll (1989년, 페이지 664년–665년)

[9] 니콜슨(1974년, 페이지 313년–315년)

[10] Knoll (1989년, 페이지 665년–666년)

[11] 니콜슨 (1974년, 페이지 315년–316년)

[12] Couch - 2001 - 디지털 및 아날로그 통신 시스템 - 프렌티스 홀 - 미국 뉴저지

[13] "Atmel Application Note AVR400: Low Cost A/D Converter" (PDF). atmel.com.

[15] Knoll(1989년, 페이지 663-664년)

[16] 니콜슨(1974년, 페이지 309년–310년)

[17] Vogel, Christian (2005). "The Impact of Combined Channel Mismatch Effects in Time-interleaved ADCs". IEEE Transactions on Instrumentation and Measurement. 55 (1): 415–427. CiteSeerX 10.1.1.212.7539. doi:10.1109/TIM.2004.834046. S2CID 15038020.

[18] Gabriele Manganaro; David H. Robertson (July 2015), Interleaving ADCs: Unraveling the Mysteries, Analog Devices, retrieved October 7, 2021

[19] 아날로그 디바이스 MT-028 튜토리얼: 월트 케스터와 제임스 브라이언트의 2009년작 "전압-주파수 변환기"는 케스터, 월터 앨런(2005) 데이터 변환 핸드북, Newnes, 페이지 274, ISBN 0750678410에서 개작된 것으로 보인다.

[20] 마이크로칩 AN795 "전압-주파수/주파수-전압 변환기" 페이지 4: "13비트 A/D 변환기"

[21] Carr, Joseph J. (1996) 전자 계측 및 측정 요소, 프렌티스 홀, 페이지 402, ISBN 0133416860.

[22] "전압-주파수 아날로그-디지털 변환기" globalspec.com

[23] Pease, Robert A. (1991) 아날로그 회선의 트러블 슈팅, Newnes, 페이지 130, ISBN 0750694998.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[a]

[14]

[15]

[16]

[17]

[18]

[19]

[20]

[21]

[22]

[13]

v t 디지털 신호 처리
이론.	검출 이론 이산 신호 추정 이론 나이키스트-샤논 표본 추출 정리
서브필드	오디오 신호 처리 디지털 이미지 처리 음성 처리 통계 신호 처리
기술	Z 변환 고도의 z-transform 일치하는 Z 변환 방법 쌍선형 변환 상수 Q 변환 이산 코사인 변환(DCT) 이산 푸리에 변환(DFT) 이산 시간 푸리에 변환(DTFT) 임펄스 불변성 적분 변환 라플라스 변환 게시물의 반전 공식 별 변환 Zak 변환
샘플링	앨리어싱 안티에이리어싱 필터 다운샘플링 나이키스트 레이트/주파수 오버샘플링 양자화 샘플링 레이트 언더샘플링 업샘플링

Search