알덱

Aldec
ALDEC, 주식회사
유형사적인
산업EDA
설립.1984
본사헨더슨, 네바다,
미국
상품들Active-HDL, ALINT-PRO, Riviera-PRO, 스펙-Tracer, RTAX/RTSX 프로토타이핑, HES-DVM, HES-7, TySOM
웹 사이트aldec.com

Aldec, Inc.는 네바다주 헨더슨에 본사를 둔 개인 소유의 전자 설계 자동화 회사로, FPGA 및 ASIC 기술을 대상으로 한 디지털 설계의 작성 및 검증에 사용되는 소프트웨어와 하드웨어를 제공합니다.

Accellera 및 IEEE Standards Association의 일원으로서 Aldec은 새로운 표준(VHDL, SystemVerilog 등)을 개발하고 기존 표준을 업데이트하는 프로세스에 적극적으로 참여하고 있습니다.Aldec은 Altium Designer와 같은 다른 EDA 도구용 하드웨어 기술 언어(HDL) 시뮬레이션 엔진을 제공하며 특수 버전의 도구를 Ratis [1]등의 FPGA 벤더 소프트웨어와 번들합니다.

역사

  • Aldec은 1984년 스탠리 M 박사에 의해 설립되었다.하이듀크.
  • 1985년에 회사는 첫 제품인 MS-DOS 기반의 게이트 레벨 시뮬레이터 SUSI를 출시했습니다.이후 몇 년 동안 제품의 여러 버전이 OrCAD와 같은 인기 있는 개략도 입력 도구의 보조 시뮬레이터로 사용되었습니다.
  • ALDEC은 Microsoft Windows의 인기가 높아지는 것을 감지하고 시뮬레이터를 이 플랫폼에 이식하고 개략적인 입력 및 설계 관리 도구를 추가했습니다.새로운 소프트웨어 제품군은 1992년에 Active-CAD로 출시되었습니다(일부 저가 버전은 한동안 Susie-CAD 브랜드로 판매되었습니다).Active-CAD의 구별되는 기능 중 하나는 변경된 회로의 동작을 신속하게 검증할 수 있도록 시뮬레이터에 개략적인 변경을 즉시 전송할 수 있다는 것입니다.
  • 1996년 Aldec은 Xilinx와 계약을 맺고 Xilinx 전용 버전의 Active-CAD를 Foundation 이름으로 배포하는 것을 허용했습니다.
  • VHDL 및 Verilog는 Active-CAD에서 개략적인 매크로 형태로 지원되었지만 1997년 Active-VHDL 출시로 넷리스트 기반 설계에서 HDL 기반 설계로 전환되었습니다.Verilog 지원을 추가한 후 Active-VHDL은 Active-HDL로 이름이 변경되었으며 현재(2020년 현재)도 사용할 수 있습니다.
  • 2000년 ALDEC은 Windows뿐만 아니라 Solaris [2]및 Linux 플랫폼에서도 작동하는 고성능 HDL 시뮬레이터를 출시했습니다.
  • 2001년에 ALDEC은 HDL 시뮬레이션의 하드웨어 가속화와 하드웨어의 증분 프로토타이핑을 가능하게 하는 HES(하드웨어 임베디드 시뮬레이션) 플랫폼을 제품 라인에 추가했습니다.
  • 2003년은 어설션 기반 검증을 지원하는 Riviera-PRO의 릴리즈를 의미합니다(OpenVera, PSL 및 SystemVerilog를 사용하여 속성, 어설션 및 커버리지를 작성할 수 있습니다).
  • SystemVerilog의 SystemC 및 비주장 부분에 대한 지원은 2004년에 추가되었습니다.MATLAB 및 Simulink에 대한 인터페이스는 2005년에 처음으로 Aldec 툴에 등장했습니다.
  • 2006년에 Riviera-PRO는 Synplicity의 [3]Open IP Encryption Initiative를 지원하는 최초의 시뮬레이터였습니다.
  • Verilog 사용자의 요청에 자극받아 ALDEC은 2007년 STARC - 주요 실리콘 벤더의 일본 컨소시엄에 의해 작성된 규칙을 구현한 고급 사용자 구성 보풀 도구를 출시했습니다.
  • 2008년에 ALINT: Design Rule Checker (STARC – 11개 ASIC 기업 일본 컨소시엄)를 발매합니다.
  • 2010, VHDL IEEE 1076-2008 지원 릴리즈
  • 2010년에는 Aldec의 Active-HDL이 중국 최고의 FPGA 설계 및 시뮬레이션 툴을 수상했습니다.
  • 2011년에 Aldec은 UVM 1.0, OVM 2.1.2 및 VMM 1.1.1a 지원을 제공하고 4MHz Design Emulator를 출시하여 중국 최고의 FPGA 설계 및 검증 플랫폼 프로바이더를 수상하였습니다.
  • 2012년 Aldec은 HES-7과 함께 SoC/ASIC 프로토타이핑 시장에 진출하여 OSVVM, VHDL Verification을 공동 출시했습니다.
  • 2013년, Aldec은 Spec-TRACER 요건 라이프 사이클 관리를 발표했습니다.
  • 2015년에 Aldec은 CDC 검증과 함께 ALINT-PRO를 출시합니다.
  • 2016년 Aldec은 SoC FPGA를 이용한 임베디드 개발용 TySOM 제품군 출시
  • 2020년에는 VHDL IEEE 1076-2019에 대한 지원을 릴리스합니다.

상품들

소프트웨어

  • Active-HDL - 공통 커널 HDL 시뮬레이터를 중심으로 구축된 FPGA 개발 환경.텍스트 기반 및 그래픽 설계 입력 및 디버깅 도구 지원, 혼합 언어 시뮬레이션(VHDL/Verilog/ED) 가능IF/SystemC/SystemVerilog) 및 다양한 통합 및 구현 도구에 대한 통합 인터페이스를 제공합니다.Open Vera, PSL 또는 Systemverilog Assertion 문을 사용한 어설션 기반 검증도 지원합니다.1개의 FPGA 벤더만을 지원하는 특별한 버전의 소프트웨어(Active-HDL Ratis Edition 등)를 이용할 수 있습니다.MS Windows 플랫폼에서만 사용할 수 있습니다.
  • Riviera-PRO - ASIC 및 대형 FPGA 설계를 대상으로 한 하이엔드 HDL 시뮬레이터.Riviera-PRO는 Active-HDL의 시뮬레이션 기능을 확장하여 보풀링, 기능 범위, OVM 및 UVM, 하드웨어 액셀러레이션, 프로토타이핑 등의 고급 검증 방법을 지원합니다.Riviera-PRO는 Riviera-Classic으로 알려진 신세대 툴로 MS Windows 및 Linux에서 32비트 및 64비트로 제공됩니다.
  • HES-DVM - HDL 시뮬레이션의 고속화(10~50배의 검증시간 단축), 설계 전체의 에뮬레이션 및 하드웨어/소프트웨어의 공동 시뮬레이션을 가능하게 하는 솔루션(임베디드 시스템 개발에 유용).
  • ALINT-PRO - 설계 규칙 검사/인팅 및 CDC 분석을 위한 단일 프레임워크.ALINT-PRO는 개별 Verilog, VHDL 및 SystemVerilog 설계 소스에 대한 광범위한 텍스트 분석 및 전체 설계 계층에 대한 고급 검사를 수행할 수 있습니다.구성이 용이한 사전 정의된 규칙 세트를 여러 개 사용할 수 있으며 제공된 API를 사용하여 새로운 커스텀 규칙을 만들 수 있습니다.내장된 페이즈 베이스의 린팅 방법에 의해, 룰을 보다 빠르고 효율적으로 체크할 수 있습니다.ALINT-PRO는 최소한의 셋업으로 Xilinx, Intel, Microsemi 및 Ratis 기술을 사용하여 FPGA 구현을 대상으로 하는 설계의 규칙 체크 실행을 원활하게 지원합니다.
  • Spec-TRACER - FPGA 및 ASIC 설계 전용으로 설계된 통합 요건 라이프 사이클 관리 애플리케이션.요건 캡처, 관리, 분석, 트레이서빌리티 및 보고서 작성을 용이하게 합니다.Windows 기반의 HDL 설계 및 시뮬레이션 툴과 통합됩니다.
  • IP 제품 - Active-HDL 및 Riviera-PRO 환경에서 검증된 Aldec 및 그 파트너에 의해 작성된 범용 지적재산권 블록 세트.

하드웨어

  • HES-7 - 고용량, 고밀도, FPGA 기반의 ASIC 프로토타이핑 솔루션.Xilinx Virtex-7 FPGA 기반 프로토타이핑 보드의 도움으로 HES-7은 최대 2400만 개의 ASIC 게이트의 설계를 테스트할 수 있습니다.
  • Microsemi RTAX/RTSX 프로토타이핑 - 플래시 기반의 재프로그래밍 칩이 위에 있는 풋프린트 호환 프로토타이핑 보드를 사용하여 방사 경화 FPGA로 프로토타이핑 설계를 효율적으로 수행할 수 있습니다.이 솔루션에는 넷리스트 번역용 소프트웨어(옵션)가 포함되어 있습니다.
  • DO-254 컴플라이언스 테스트 시스템(CTS) - 시스템상의 FPGA가 DO-254/ED80에 준거하고 있는 것을 보증하는 완전한 검증 솔루션입니다.CTS를 통해 사용자는 기존의 하드웨어 테스트가 아닌 고급 하드웨어 내 시뮬레이션을 수행할 수 있습니다.하드웨어 내 시뮬레이션의 테스트 벡터로서 RTL 시뮬레이션에서 캡처한 100% 코드 커버리지 결과를 사용하여 동일한 테스트 벤치를 재사용할 수 있습니다.동일한 테스트 벤치를 재사용함으로써 하드웨어 검증은 요건의 트레이서빌리티를 쉽게 달성할 수 있습니다.타겟 디바이스에서 하드웨어 내 시뮬레이션을 고속으로 실행할 수 있습니다.또한 CTS를 사용하면 파형 형식을 통해 하드웨어 내 시뮬레이션 및 HDL 시뮬레이션 결과를 쉽게 비교 및 디버깅할 수 있습니다.
  • TySOM - IoT, ADAS 및 Industrial Machine Vision을 대상으로 한 Xilinx Zynq-7000 시리즈 기반의 임베디드 개발 보드 및 FMC 도터 카드.

교육

Aldec은 전 세계 교육기관(Kumaon Engineering College, National Technology University)을 위해 완전히 기능하고 대폭 할인된 버전의 소프트웨어를 제공하고 있습니다.

또한 Aldec은 Active-HDL의 특별한 Student-Edition을 제공하고 있으며 Aldec 웹사이트에서 다운로드할 수 있습니다.Student-Edition은 설계 용량이 제한되고 프로그램 기능이 다소 감소하지만 두 설계 언어(Verilog response)를 모두 지원합니다.VHDL)

이 회사는 현지 교육도 지원하고 있으며 1999년에는 UNLV에 "[4]Aldec Digital Design Laboratory"를 설립하는 데 기여했습니다.

Aldec 소프트웨어는 여러 전자 디자인 관련 서적과 함께 패키지화되어 있습니다(예: "디지털 디자인: 원칙과 실천", "CONTEMPORARY LOCIC DESIGN")

Active-HDL Student Edition은 월마트에서 [5]판매된 최초의 HDL 시뮬레이터입니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ EN-genius 프로그래머블 로직 ZONE, "FPGA 설계 및 설계 검증을 위한 래티스 및 Aldec 폼 얼라이언스
  2. ^ Richard Goering, "Aldec은 Linux 기반의 혼합 언어 시뮬레이터를 롤아웃", EETimes.com, 2000년 11월 13일
  3. ^ Christine Evans-Pughe, "IP 보호는 단순해졌습니다" 2006-10-18년 Wayback Machine, Electronics Weekly, 2006년 10월 13일 패러그래프 11에서 아카이브 완료
  4. ^ ECE-UNLV 스탭 「ALDEC, (...)는 ECE 프로그램에서 중요한 역할을 합니다」2006-07-20 어카이브(Wayback Machine, Page 3, ECE-UNLV News, Vol 5, 2005)
  5. ^ EDN 온라인 직원 "EDA 소프트웨어 월마트에서 판매"2006년 2월 20일 EDN, Wayback Machine에서 2007-09-27 아카이브 완료

외부 링크