Xilinx ISE

Xilinx ISE
Xilinx ISE
XilinxISE DS Logo.jpg
XilinxISE Webpack 14.png
Windows 8에서 실행되는 Xilinx ISE WebPack 14.4
개발자시린스
최종 릴리즈
14.7[1] / 2013년 10월 23일, 8년 전(2013-10-23)[1]
운영 체제RHEL, SLED, FreeBSD, Microsoft Windows
크기23.43 기가바이트
이용가능기간:영어
유형EDA
면허증.셰어웨어
웹 사이트xilinx.com/products/design-tools/ise-design-suite.html

Xilinx[2] ISE(Integrated Synthesis Environment)[3]는 HDL 설계의 합성 및 분석을 위한 Xilinx의 단종 소프트웨어 툴로, 주로 Xilinx FPGA 및 CPLD(Integrated Circuit) 제품군을 위한 임베디드 펌웨어 개발을 목표로 하고 있습니다.Xilinx Vivado가 그 뒤를 이었다.이전 FPGA 및 CPLD를 포함하는 레거시 하드웨어 설계의 시스템 내 프로그래밍을 위해 2013년 10월부터 마지막으로 출시된 에디션을 계속 사용할 수 있습니다. 교체 설계 도구인 Vivado Design Suite에 의해 고립됩니다.

ISE는 개발자가 설계를 합성(컴파일)하고 타이밍 분석을 수행하며, RTL 다이어그램을 검사하고, 다양한 자극에 대한 설계 반응을 시뮬레이션하고, 프로그래머와 함께 대상 장치를 구성할 수 있도록 합니다.Xilinx ISE와 함께 제공되는 다른 컴포넌트에는 EDK(Embedded Development Kit), SDK(Software Development Kit) 및 ChipScope [4]Pro가 있습니다.Xilinx ISE는 주로 회로 합성 및 설계에 사용되며, ISIM 또는 ModelSim 논리 시뮬레이터는 시스템 수준 [5][6]테스트에 사용됩니다.

상업용 전자 설계 자동화 분야에서 일반적으로 행해지고 있는 것처럼, Xilinx ISE는 Xilinx의 자체 칩 아키텍처(내부는 매우 독점적인 것)와 밀접하게 결합되어 있어 다른 [3]벤더의 FPGA 제품과 함께 사용할 수 없습니다.Xilinx 하드웨어 제품 라인의 매우 독점적인 특성을 고려할 때, Xilinx에서 직접 제공하는 툴링에 대한 오픈 소스 대안을 사용하는 것은 거의 불가능하지만, 2020년 현재 일부 탐색 시도가 [7]이루어지고 있습니다.

레거시 상태

2012년부터 Xilinx ISE는 칩 개발 [8][9]시 시스템용 추가 기능과 함께 ISE와 동일한 역할을 수행하는 Vivado Design Suite를 위해 단종되었습니다.Xilinx는 2013년 10월에 ISE의 마지막 버전(버전 14.7)을 발표했으며, "ISE는 제품 라이프 사이클의 지속 단계로 이행했으며, 더 이상의 ISE [1]릴리스는 계획되어 있지 않다"고 밝혔다.

사용자 인터페이스

ISE의 주요 사용자 인터페이스는 설계 계층(소스), 소스 코드 편집기(워크플레이스), 출력 콘솔(트랜스크립트) 및 프로세스 트리(프로세스)[3][10]를 포함하는 프로젝트 탐색기입니다.

설계 계층은 설계 파일(모듈)로 구성됩니다.이 파일의 종속성은 ISE에 의해 해석되어 트리 [3]구조로 표시됩니다.싱글칩 설계의 경우 메인모듈이1개 있고 메인모듈에 포함된 다른 모듈도 있습니다.main()C++ 프로그램의 [3]서브루틴.설계 제약은 [3]핀 구성 및 매핑을 포함하는 모듈에서 지정됩니다.

프로세스 계층은 ISE가 현재 활성화모듈에서 실행하는 [3]조작을 기술합니다.계층에는 컴파일 기능, 의존성 기능 및 [3]기타 유틸리티가 포함됩니다.창에는 각 [3]기능에서 발생하는 문제 또는 오류도 표시됩니다.

[ Transcript ]창에는 현재 실행 중인 작업의 상태가 표시되며 설계상의 [3]문제에 대해 엔지니어에게 알립니다.이러한 문제를 필터링하여 경고, 오류 또는 둘 [3]다 표시할 수 있습니다.

시뮬레이션

시스템 레벨 테스트는 ISIM 또는 ModelSim 로직 시뮬레이터를 사용하여 실행할 수 있으며, 이러한 테스트 프로그램도 HDL 언어로 [3]작성해야 합니다.테스트 벤치 프로그램에는 시뮬레이션된 입력 신호 파형 또는 테스트 [3]대상 장치의 출력을 관찰하고 확인하는 모니터가 포함될 수 있습니다.

ModelSim 또는 ISIM을 사용하여 다음 유형의 [5]시뮬레이션을 수행할 수 있습니다.

  • 모듈이 예상한 결과를 얻을 수 있도록 논리적인 검증
  • 논리적 및 타이밍 문제를 검증하기 위한 동작 검증
  • 포스트 플레이스 및 루트 시뮬레이션: FPGA의 재구성 가능한 로직 내에 모듈을 배치한 후의 동작을 확인합니다.

합성

Xilinx의 특허받은 합성 알고리즘은 설계를 경쟁 프로그램보다 최대 30% 빠르게 실행할 수 있도록 하며, 로직 밀도를 높여 프로젝트 시간과 [11]비용을 절감합니다.

또한 메모리 블록 및 I/O 블록을 포함한 FPGA 패브릭의 복잡성이 증가함에 따라 관련 없는 모듈을 슬라이스로 분리하는 보다 복잡한 합성 알고리즘이 개발되어 포스트 배치 오류를 [11]줄였습니다.

IP 코어는 디지털 신호 처리(DSP), 버스 인터페이스, 네트워킹 프로토콜, 이미지 처리, 임베디드 프로세서 및 [11]주변기기와 같은 시스템 수준의 기능을 구현하기 위해 Xilinx 및 기타 서드파티 벤더에 의해 제공됩니다.Xilinx는 ASIC 기반 구현에서 FPGA 기반 [11]구현으로 설계를 전환하는 데 중요한 역할을 해 왔습니다.

에디션

Subscription Edition은 Xilinx ISE의 라이센스 버전으로 무료 평가판을 다운로드할 수 있습니다.

Web Edition은 무료로 다운로드하여 사용할 수 있는 Xilinx ISE의 무료 버전입니다.제한된 수의 Xilinx 디바이스에 대한 합성 및 프로그래밍을 제공합니다.특히 I/O 핀 수가 많고 게이트 매트릭스가 큰 디바이스는 비활성화됩니다.

저비용의 Spartan FPGA 패밀리는 본 에디션과 CPLD 패밀리에 의해 완전히 지원되고 있습니다.즉, 소규모 개발자와 교육기관은 개발 소프트웨어 비용에 따른 오버헤드가 없습니다.

Xilinx ISE의 Web Edition을 사용하려면 라이센스 등록이 필요합니다.Web Edition은 무료이며 횟수 제한 없이 갱신할 수 있습니다.

디바이스 지원

하드웨어 지원

ISE는 최대 Spartan 6 및 CPLD(XC9500 및 CoolRunner)[12]를 포함한 오래된 디바이스를 지원합니다.새로운 Xilinx의 디바이스(7시리즈, UltraScale, UltraScale+시리즈)를 대상으로 한 개발에는 Xilinx Vivado를 사용해야 합니다.

운영체제 지원

Xilinx는 공식적으로 Microsoft Windows 버전7 64비트, Red Hat Enterprise 4, 5, 6 워크스테이션(32비트 및 64비트) 및 SUSE Linux Enterprise 11(32비트 및 64비트)[13]을 지원합니다.Gentoo Linux, Arch Linux, FreeBSD, Fedora [14][15][16][17]등의 일부 Linux 디스트리뷰션에서는 Xilinx ISE WebPack을 일부 변경 또는 구성하여 실행할 수 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ a b c ISE 14.7 업데이트, Xilinx 다운로드
  2. ^ "Foundation Series ISE 3.1i User Guide" (PDF). 100728 xilinx.com
  3. ^ a b c d e f g h i j k l m 네트워크 및 임베디드 제어 시스템 핸드북, Springer Science & Business Media, 2007년 11월 14일
  4. ^ 플랫폼 FPGA 탑재 임베디드 시스템 설계, Morgan Kaufmann, 2010년 10월 10일
  5. ^ a b VHDL을 사용한 회로 설계, MIT Press, 2004
  6. ^ 2012년 5월 11일, Springer Science & Business Media의 컴퓨터 과학 및 정보 엔지니어링의 진보
  7. ^ Shirriff, Ken (September 2020). "Reverse-engineering the first FPGA chip, the XC2064". righto.com. self-published blog of hardcore reversing-engineering specialist. Retrieved 25 September 2020. I've determined how most of the XC2064 bitstream is configured ... and I've made a program to generate the CLB information from a bitstream file ... unfortunately, this is one of those projects where the last 20% takes most of the time, so there's still work to be done.
  8. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date May 25, 2012". secdatabase.com. Retrieved May 6, 2018.
  9. ^ Vivado Design Suite, 2012년 첫 버전 출시, Xilinx 다운로드
  10. ^ Verilog에 의한 FPGA 프로토타이핑 예시, John Wiley & Sons, 2011년 9월 20일
  11. ^ a b c d 디지털 컨슈머 테크놀로지 핸드북, Elsevier, 2004년 4월 30일
  12. ^ "ISE Design Suite Product Table" (PDF). Retrieved 2020-08-09.
  13. ^ "Chapter 3: Architecture Support and Requirements". ISE Design Suite 13: Release Notes Guide (PDF). Xilinx, Inc. 2012-01-25. p. 50.
  14. ^ "Xilinx ISE Webpack 11". Gentoo Wiki. Gentoo Community. Archived from the original on October 7, 2012. Retrieved 8 May 2012.
  15. ^ "Xilinx ISE WebPACK". Arch Wiki. Arch Community. Retrieved 8 May 2012.
  16. ^ "Installed Xilinx ISE WebPack 12.1 on Fedora 12 x86_64". What's All This Brouhaha?. Wordpress. Archived from the original on March 3, 2011. Retrieved 8 May 2012.
  17. ^ Koszek, Wojciech. "Working with Xilinx FPGAs on FreeBSD". FreeBSD. Retrieved 8 May 2012.

외부 링크