Virtex (FPGA)

Virtex (FPGA)

Virtex는 [1]Xilinx가 개발한 FPGA 제품의 플래그십 패밀리입니다.다른 현재 제품 라인에는 Kintex(중형)와 Artix(저비용)가 있으며, 각각 다른 [2]용도에 최적화된 구성과 모델이 포함되어 있습니다.또한 Xilinx는 스파르타의 저비용 시리즈도 제공하고 있습니다.이 시리즈는 계속 업데이트되며 대형 7시리즈 [3]디바이스와 동일한 기본 아키텍처 및 프로세스 노드를 사용하여 생산 단계에 가까워지고 있습니다.

Virtex FPGA는 일반적으로 Xilinx ISE 또는 Vivado Design Suite 컴퓨터 [4]소프트웨어를 사용하여 VHDL이나 Verilog 등의 하드웨어 기술 언어로 프로그래밍됩니다.

Xilinx FPGA 제품은 EE타임즈, EDN 등으로부터 혁신과 시장 [5][6][7]파장을 인정받았다.

아키텍처

FPGA의 Virtex 시리즈는 Configurable Logic Blocks(CLB; 설정 가능한 논리 블록)에 근거하고 있습니다.각 CLB는 복수의 ASIC [8][9]게이트에 해당합니다.각 CLB는 Virtex [9]패밀리 간에 구조가 다른 여러 슬라이스로 구성됩니다.

Virtex FPGA에는 Virtex 칩의 입력/출력 핀을 제어하기 위한 I/O 블록이 포함되어 있어 다양한 신호 [10]표준을 지원합니다.모든 핀은 기본적으로 "입력" 모드(고임피던스)로 설정됩니다.I/O 핀은 I/O 뱅크로 그룹화되어 각 뱅크가 서로 다른 [10]전압을 지원할 수 있습니다.

Virtex FPGA에는 구성 가능한 FPGA 로직 외에 멀티플라이어,[11][12] 메모리, 마이크로프로세서 코어, FIFO 및 ECC 로직, DSP 블록, PCI Express 컨트롤러, 이더넷 MAC 블록 및 고속 시리얼 트랜시버용 고정 기능 하드웨어가 포함됩니다.

일부 Virtex 패밀리(Virtex-5QX 등)는 우주 [13]응용 프로그램용 방사선 강화 패키지로 제공됩니다.

가족들

버텍스 E

Virtex-E 패밀리는 1999년 9월에 180 nm 프로세스 [14]테크놀로지로 도입되었습니다.Virtex-E는 200만 개의 시스템 게이트 디바이스를 탑재하여 시스템 게이트 밀도의 2배를 지원하며 기존 Virtex [14][15]FPGA보다 I/O 퍼포먼스가 50% 향상되었습니다.

버텍스 II

Xilinx는 2001년 1월에 Virtex-II 패밀리를 150nm 프로세스 테크놀로지로,[14][16] 2002년 3월에 Virtex-II Pro 패밀리를 90nm 프로세스 테크놀로지로 도입했습니다.Virtex-II 및 Virtex-II Pro 패밀리는 레거시 디바이스로 간주되어 새로운 설계에서는 사용을 권장하지 않습니다.단, Xilinx는 기존 설계용으로 생산하고 있습니다.

버텍스-4

PCB 상의 Virtex 4 칩 배열.

Virtex-4 패밀리는 레거시 디바이스로 간주되어 새로운 설계에서는 사용을 권장하지 않습니다.단, Xilinx에서는 기존 설계용으로 생산되고 있습니다.

Virtex-4 패밀리는 2004년 6월에 90 nm 프로세스 [17][18]테크놀로지로 도입되었습니다.Virtex-4 FPGA는 프랑스-스위스 국경의 CERN 유럽 연구소에서 수천 개의 아원자 [19]입자의 궤적을 매핑하고 분리하기 위해 ALICE(A Large Ion Collider Experiment)에 사용되었습니다.

버텍스-5

Virtex-5 패밀리는 2006년 5월에 65 nm 프로세스 [20]테크놀로지로 도입되었습니다.Virtex-5 LX 및 LXT는 로직 부하가 높은 애플리케이션, Virtex-5 SXT는 DSP [21]애플리케이션용입니다.Virtex-5에서는 Xilinx는 로직 패브릭을 4입력 LUT에서6입력 LUT로 변경했습니다.SoC 설계에 필요한 조합 로직 함수의 복잡성이 증가함에 따라 여러 개의 4입력 LUT를 필요로 하는 조합 경로의 비율이 성능 및 라우팅 병목 현상이 되었습니다.새로운 6개 입력 LUT는 장치당 LUT의 절대 수를 줄이는 대신 점점 더 복잡한 조합 함수를 더 잘 처리하는 것 사이의 트레이드오프를 나타냅니다.Virtex-5 시리즈는 1.0V 트리플 옥사이드 프로세스 테크놀로지로 [22][23]제조된 65 nm 설계입니다.

버텍스-6

Virtex-6 칩

Virtex-6 패밀리는 2009년 2월에 컴퓨팅 집약적인 [24]전자 시스템용 40 nm 프로세스 테크놀로지로 도입되었으며, 경쟁 제품인 40 nm [25]FPGA에 비해 소비전력이 15% 감소하고 성능이 15% 향상되었다고 주장하고 있습니다.

버텍스-7

Virtex-7 패밀리는 2010년 6월에 28 nm [26]프로세스 테크놀로지로 도입되었으며 이전 세대의 Virtex-6 [27]디바이스에 비해 50 % 낮은 전력으로 시스템 퍼포먼스를 2배 향상시킨 것으로 보고되고 있습니다.또한 Virtex-7은 1866 Mbit/s의 메모리 인터페이스 퍼포먼스와 200만 개 이상의 논리 [28][29]셀을 갖춘 이전 세대의 Virtex FPGA에 비해 메모리 대역폭이 2배가 됩니다.

Virtex-7(3D)

2011년 Xilinx는 Virtex-7 2000T FPGA의 샘플 수량을 출하하기 시작했습니다.Virtex-7 2000T FPGA는 4개의 작은 FPGA를 하나의 큰 칩에 68억개의 트랜지스터를 제공하기 위해 특수 실리콘 인터커넥션 패드(인터포저라고 불립니다)에 장착하여 하나의 패키지로 결합했습니다.인터포저는 개개의 FPGA 간에 10,000개의 데이터 경로를 제공합니다.이는 보통 보드 상에서 사용할 수 있는 데이터 경로의 약 10배에서 100배입니다.이것에 의해, [30][31][32]1개의 FPGA가 작성됩니다.2012년 Xilinx는 동일한 3D 기술을 사용하여 Virtex-7 H580T FPGA의 초기 출하를 발표했습니다. Virtex-7 H580T FPGA는 동일한 [33]패키지에 2개의 FPGA 다이와 1개의 8채널 28Gbit/s 트랜시버 다이가 포함되어 있기 때문에 이 기종이 혼재합니다.

Xilinx는 Virtex-7 2000T와 Virtex-7 H580T 제품을 포함한 새로운 대용량 3D FPGA를 출시하면서 Xilinx의 설계 소프트웨어 용량을 앞지르기 시작했고, 그 결과 툴 세트를 완전히 재설계하게 되었다.그 결과, Vivado Design Suite가 도입되었습니다.Vivado Design Suite는 프로그래밍 가능한 로직과 I/O 설계에 필요한 시간을 단축하고 이전 소프트웨어에 [4][34]비해 시스템 통합 및 구현 속도를 높였습니다.

Virtex UltraScale

Virtex UltraScale 패밀리는 2014년 5월에 20 nm 공정 기술을 [35][36]통해 도입되었습니다.UltraScale은 최대 440만 개의 로직 셀을 탑재한 '3D FPGA'로 이전 세대에 비해 소비전력이 최대 45%, BOM [37]비용이 최대 50% 절감되었습니다.

Virtex UltraScale+

Virtex UltraScale+ 제품군은 16nm 공정 [38]기술을 통해 2016년 1월에 소개되었습니다.

SoC

Virtex-II Pro

Virtex-II Pro, Virtex-4, Virtex-5 및 Virtex-6 FPGA 패밀리(최대 2개의 내장 IBM Power 포함)PC 코어는 시스템 온 칩([39][40][41]SoC) 설계자의 요구를 타겟으로 하고 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date May 15, 2017". secdatabase.com. Retrieved May 6, 2018.
  2. ^ DSP-FPGA.com 를 참조해 주세요.Xilinx FPGA 제품"2010년 4월2010년 6월 10일 취득.
  3. ^ 회사 릴리즈Xilinx, Spartan-7 FPGA 패밀리 발표2015년 11월 19일2015년 2월 10일 취득.
  4. ^ a b EE 타임즈 브라이언 베일리입니다"FPGA 소프트웨어의 2세대입니다."2012년 4월 25일2012년 12월 21일 취득.
  5. ^ EE Times, "EE Times 2010 ACE Award for Design Innovation 2010-06-14 Archived at the Wayback Machine"2010년 4월 27일2010년 6월 17일 취득.
  6. ^ EDN, "EDN Hot 100 Products of 2007: 디지털, 메모리 및 프로그래머블 ICs Archived 2012-04-03"2007년 12월 14일2010년 6월 17일 취득.
  7. ^ EDN, "2009년 핫 100 전자제품, 2012-04-03년 웨이백 머신에 보관"2009년 12월 15일2010년 6월 15일 취득.
  8. ^ Field Programmable Logic and Applications, Springer Science & Business Media, 2002년 8월 21일
  9. ^ a b 신호처리시스템 핸드북 - 스프링거 과학 및 비즈니스 미디어 제2권, 2013년 6월 20일
  10. ^ a b 암호화 하드웨어 및 임베디드 시스템, Springer Science & Business Media, 2003년 7월 2일
  11. ^ 론 윌슨, EDN. "Xilinx FPGA 소개는 새로운 현실을 암시합니다. 웨이백 머신에서 2011-05-25 아카이브되었습니다."2009년 2월 2일 2010년6월 10일 취득
  12. ^ 설계 및 재사용"새로운 Xilinx Virtex-6 FPGA 패밀리, 고대역폭 및 저전력 시스템에 대한 끊임없는 수요를 충족시키도록 설계되었습니다."2009년 2월 2일2010년 6월 10일 취득.
  13. ^ 월스트리트 저널의 돈 클라크입니다"Xilinx, 우주 방사능에 능숙한 새로운 칩"2010년 7월 19일2010년 8월 10일 취득.
  14. ^ a b c "Xilinx Inc, Form 10-K, Annual Report, Filing Date Jun 12, 2001". secdatabase.com. Retrieved May 6, 2018.
  15. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date Jun 4, 2004". secdatabase.com. Retrieved May 6, 2018.
  16. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date Jun 17, 2002". secdatabase.com. Retrieved May 6, 2018.
  17. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date Jun 1, 2005". secdatabase.com. Retrieved May 6, 2018.
  18. ^ "Xilinx Inc, Form 8-K, Current Report, Filing Date Oct 21, 2004" (PDF). secdatabase.com. Retrieved May 6, 2018.
  19. ^ Xcell Journal, "CERN 과학자들은 2009-03-27년 웨이백 머신에서 아카이브된 빅뱅 연구에 Virtex-4 FPGA를 사용한다."2008년 7월2009년 1월 28일 취득.
  20. ^ "Xilinx Inc, Form 8-K, Current Report, Filing Date Jul 26, 2006". secdatabase.com. Retrieved May 6, 2018.
  21. ^ DSP Design Line(DSP Design Line).「분석: Xilinx는 Virtex-5 FXT를 공개해, SXT를 확장합니다」2008년 6월 13일2008년 1월 20일 취득.
  22. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date May 31, 2006". secdatabase.com. Retrieved May 6, 2018.
  23. ^ 내셔널 인스트루먼트"Xilinx Virtex-5 FPGA의 장점" 2009년 6월 17일2010년 6월 29일 취득.
  24. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date Jun 1, 2009". secdatabase.com. Retrieved May 6, 2018.
  25. ^ 회사 릴리즈"새로운 Xilinx Virtex-6 FPGA 패밀리, 고대역폭 및 저전력 시스템에 대한 끊임없는 수요를 충족시키도록 설계되었습니다."2009년 2월 2일2009년 2월 2일 취득.
  26. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date May 31, 2011". secdatabase.com. Retrieved May 6, 2018.
  27. ^ "Xilinx Inc, Form 8-K, Current Report, Filing Date Jul 21, 2010". secdatabase.com. Retrieved May 6, 2018.
  28. ^ EE 타임즈Xilinx, Spartan-7 FPGA 패밀리 발표2015년 11월 19일2015년 2월 10일 취득.
  29. ^ 케빈 모리스, FPGA 저널입니다."베니! 비디! Virtex! (Kinex와 Artix Too도 마찬가지) 2010-11-23년에 Wayback Machine에 보관되었습니다."2010년 6월 21일2010년 9월 23일 취득.
  30. ^ 월스트리트 저널의 돈 클라크입니다."Xilinx, 4개의 칩이 하나의 거인처럼 작용한다"2011년 10월 25일2011년 11월 18일 취득.
  31. ^ 클라이브 맥스필드, EETimes.Xilinx는 세계 최대 용량의 FPGA를 소개합니다.2011년 10월 25일2011년 11월 18일 취득.
  32. ^ 데이비드 매너즈, 일렉트로닉스 위클리"Xilinx는 20m ASIC 게이트 적층 실리콘 FPGA 출시." 2011년 10월 25일2011년 11월 18일 취득.
  33. ^ 일렉트로닉 프로덕트"Xilinx의 사장 겸 CEO인 Moshe Gavrielov와의 인터뷰"2012년 5월 15일2012년 6월 12일 취득.
  34. ^ EDN. "Vivado Design Suite는 프로그래밍 가능한 시스템 통합 및 구현을 최대 4배 고속화합니다." 2012년 6월 15일2013년 1월 3일 취득.
  35. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date May 13, 2015". secdatabase.com. Retrieved May 6, 2018.
  36. ^ http://forums.xilinx.com/t5/Xcell-Daily-Blog/Xilinx-ships-first-20nm-Virtex-UltraScale-FPGA-Why-this-matters/ba-p/458488
  37. ^ Virtex UltraScale, Xilinx
  38. ^ "Xilinx Inc, Form 10-K, Annual Report, Filing Date May 17, 2016". secdatabase.com. Retrieved May 6, 2018.
  39. ^ Virtex-II Pro 데이터 시트
  40. ^ Virtex-4 패밀리 개요
  41. ^ 리처드 윌슨, 일렉트로닉스Weekly.com, "Xilinx는 SoC를 사용하여 FPGA를 리포지션합니다."2009년 2월 2일2009년 2월 2일에 취득.

대체 FPGA 제조원