간단한 프로그램 가능 논리 소자
Simple programmable logic device |
 |
단순 프로그래머블 로직 소자(SPLD)는 복합 프로그래머블 로직 소자(CPLD)보다 낮은 복잡성을 가진 프로그래밍 가능한 로직 소자다.
이 용어는 일반적으로 ROM, PAL, PLA 및 GAL과 같은 장치를 가리킨다.
기본설명
단순 프로그래머블 로직 소자(SPLD)는 프로그램 가능한 로직 소자의 가장 단순하고 가장 작으며 비용이 적게 드는 형태다.SPLD는 7400 시리즈 TTL과 같은 표준 로직 구성요소(AND, OR, NOT 게이트)를 대체하기 위해 보드에 사용할 수 있다.
그것들은 일반적으로 완전히 연결된 매크로 셀 4개에서 22개로 구성된다.이러한 매크로 셀은 일반적으로 일부 조합 논리(AND OR 게이트 등)와 플립 플롭으로 구성된다.즉, 작은 부울 논리 방정식을 각 매크로셀 내에 구축할 수 있다.이 방정식은 일부 이진 입력의 상태를 이진 출력으로 결합하고 필요한 경우 다음 클럭 에지까지 플립 플롭에 출력을 저장한다.물론 사용 가능한 논리 게이트와 플립플롭의 세부 사항은 각 제조업체와 제품군에 특정된다.그러나 일반적인 생각은 언제나 똑같다.
대부분의 SPLD는 퓨즈 또는 비휘발성 메모리 셀(EPROM, EEPROM, Flash 등)을 사용하여 기능을 정의한다.
이러한 장치는 다음과 같이 알려져 있다.
- 프로그래밍 가능한 어레이 논리(PAL)
- 일반 배열 논리(GAL)
- 프로그램 가능한 로직 어레이(PLA)
- FPLA(Field Programmable Logic Array)
- 프로그램 가능한 논리 장치(PLD)
이점
PLD는 흔히 주소 디코딩에 사용되는데, 여기서 PLD는 교체한 7400 시리즈 TTL 부품에 비해 다음과 같은 몇 가지 분명한 장점을 가지고 있다.하나의 칩은 여러 개의 칩보다 보드 면적, 전력, 배선을 덜 필요로 한다.칩 내부의 디자인은 유연하기 때문에, 논리의 변화는 보드를 재연결할 필요가 없다.오히려 하나의 PLD를 새로운 설계로 프로그램된 다른 부품으로 교체하는 것만으로도 디코딩 논리를 바꿀 수 있다.
참조
Ferdjallah, Mohammed (2011). "1.7 Simple Programmable Logic Devices". Introduction to Digital Systems: Modeling, Synthesis, and Simulation Using VHDL. Safari Books online. John Wiley & Sons. ISBN 9780470900550.
