프로그래머블 ROM

Programmable ROM
컴퓨터 메모리 및 데이터 스토리지 유형
일반
휘발성
들이받다
이력
비휘발성
ROM
NVRAM
초기 NVRAM
아날로그 녹음
옵티컬
개발 중
이력

프로그래머블 읽기 전용 메모리(PROM)는 디지털 메모리의 한 형태로, 디바이스 제조 후에 내용을 한 번 변경할 수 있습니다.데이터는 영구적이며 변경할 수 없습니다.이것은 읽기 전용 메모리(ROM)의 한 종류입니다.PROM은 디지털 전자 장치에서 영구 데이터(일반적으로 펌웨어나 마이크로 코드와 같은 낮은 수준의 프로그램)를 저장하기 위해 사용됩니다.표준 ROM과의 주요 차이점은 제조 시 데이터를 ROM에 쓰는 반면 PROM에서는 데이터를 ROM에 프로그래밍한다는 것입니다.따라서 ROM은 잘 검증된 데이터를 사용한 대규모 생산 작업에만 사용되는 경향이 있습니다.PROM은 필요한 볼륨으로 인해 공장에서 프로그래밍된 ROM이 경제적이지 않은 경우 또는 대량 생산 버전으로 최종적으로 ROM으로 변환될 수 있는 시스템 개발 중에 사용할 수 있습니다.

PROM은 백지로 제조되며 기술에 따라 웨이퍼, 최종 테스트 또는 시스템에서 프로그래밍할 수 있습니다.블랭크 PROM 칩은 PROM 프로그래머라고 불리는 장치에 꽂아 프로그래밍합니다.기업은 빈 PROM을 재고로 유지하고 마지막 순간에 프로그램하여 대량 계약을 피할 수 있습니다.이러한 유형의 메모리는 마이크로 컨트롤러, 비디오 게임 콘솔, 휴대전화, 무선 주파수 식별(RFID) 태그, 삽입형 의료 기기, 고화질 멀티미디어 인터페이스(HDMI) 및 기타 많은 소비자 및 자동차 전자 제품에서 자주 사용됩니다.

역사

PROM은 1956년 뉴욕 [1][2]가든시티에 있는 American Bosch Arma Corporation의 Arma Division에서 일하는 Wen Thing Chow에 의해 발명되었습니다.이 발명은 Atlas E/F ICBM의 공중 디지털 컴퓨터에 목표 상수를 저장하는 보다 유연하고 안전한 방법을 고안해 달라는 미 공군의 요청에 의해 고안되었다.아틀라스 E/F가 미 ICBM 부대의 주요 작전 미사일이던 동안 특허와 관련 기술은 수년간 비밀리에 유지되었다.PROM을 프로그래밍하는 프로세스를 가리키는 번이라는 용어 또한 원래 특허에 있습니다. 원래 구현 방식 중 하나는 문자 그대로 전류 과부하로 다이오드의 내부 수염을 태워 회로 불연속성을 생성하는 것이었습니다.최초의 PROM 프로그래밍 머신은 차우의 지도 하에 아르마 엔지니어들에 의해 개발되었으며 아르마의 가든 시티 랩과 공군 전략 항공 사령부(SAC) 본부에 배치되었습니다.

OTP(One Time Programmable) 메모리는 비휘발성 메모리(NVM)의 특수한 타입으로, 1회만 메모리에 데이터를 쓸 수 있습니다.메모리를 프로그래밍한 후에는 전원 손실 시(즉, 비휘발성) 값이 유지됩니다.OTP 메모리는 신뢰성과 반복성이 높은 데이터 판독이 필요한 애플리케이션에서 사용됩니다.예를 들어 아날로그, 센서 또는 디스플레이 회로의 부트 코드, 암호화 키 및 구성 매개 변수가 있습니다.OTP NVM은, eFuse나 EEPROM등의 다른 타입의 NVM에 비해, 저소비 전력의 작은 면적 메모리 구조를 제공하는 것이 특징입니다.이와 같이 OTP 메모리는 마이크로프로세서 및 디스플레이 드라이버에서 전원 관리 IC(PMIC)에 이르기까지 제품에 적용됩니다.

상업적으로 이용 가능한 반도체 안티퓨즈 기반의 OTP 메모리 어레이는 적어도 1969년 이후부터 존재해 왔으며, 초기 안티퓨즈 비트 셀은 교차하는 도전선 사이의 콘덴서에 의존합니다.Texas Instruments는 1979년에 [3]MOS 게이트 산화물 분해 방지제를 개발했습니다.듀얼 게이트 산화물 투 트랜지스터 (2T) MOS 안티퓨즈는 [4]1982년에 도입되었습니다.초기 산화물 파괴 기술은 다양한 스케일링, 프로그래밍, 크기, 제조 문제를 보여 메모리 소자의 대량 생산을 방해했다.

또 다른 형태의 1회용 프로그래머블 메모리 디바이스는 자외선 소거 프로그램 가능 읽기 전용 메모리(UV-EPROM)와 동일한 반도체 칩을 사용하지만 소거에 필요한 투명한 석영창을 가진 고가의 세라믹 패키지 대신 불투명한 패키지에 넣는다.이러한 디바이스는 UV EPROM 부품과 같은 방법으로 프로그램되지만 비용이 저렴합니다.임베디드 컨트롤러는 현장에서 소거 가능한 스타일과 일회성 스타일 모두 사용할 수 있으므로 공장에서 프로그래밍된 마스크 ROM 칩의 비용과 리드 타임 없이 대량 생산 비용을 절감할 수 있습니다.[5]

사용 방지 기반 PROM은 수십 년 동안 사용 가능했지만 Kilopass Technology Inc.가 1T, 2T 및 3을 특허받은 2001년까지는 표준 CMOS에서 사용할 수 없었습니다.표준 CMOS 프로세스를 사용하는 5T 안티유즈 비트셀 테크놀로지로 PROM을 로직 CMOS 칩에 통합할 수 있습니다.첫 번째 프로세스 노드 사용 방지 기능은 표준 CMOS에서 0.18 um으로 구현될 수 있습니다.게이트 산화물 파괴는 접합부 파괴보다 작기 때문에 방부제 프로그래밍 요소를 생성하기 위해 특별한 확산 단계가 필요하지 않았습니다.2005년 Sidense는 스플릿 채널 사용 방지[6] 장치를 도입했습니다.이 분할 채널 비트 셀은 두꺼운(IO) 및 얇은(게이트) 산화물 장치를 공통 폴리실리콘 게이트를 가진 하나의 트랜지스터(1T)에 결합합니다.

프로그래밍

Texas Instruments PROM 유형 TBP18SA030N

일반적인 PROM에는 모든 비트가 "1"로 표시됩니다.프로그래밍 중에 퓨즈 비트를 구우면 퓨즈를 "절단"하여 비트가 "0"으로 판독되며, 이는 되돌릴 수 없는 프로세스입니다.새 데이터가 "1"을 "0"으로 대체하면 일부 장치를 "재프로그래밍"할 수 있습니다.일부 CPU 명령 세트(예: 6502)는 동작 코드 '00'을 사용하여 브레이크(BRK) 명령을 정의함으로써 이 점을 활용했습니다.잘못된 명령이 있을 경우 BRK에 "재프로그래밍"되어 CPU가 패치로 제어를 이전할 수 있습니다.그러면 올바른 명령이 실행되고 BRK 이후의 명령으로 돌아갑니다.

비트 셀은 정상적인 작동 중에 발생하지 않는 고전압 펄스를 얇은 산화물 트랜지스터의 게이트 및 기판에 적용하여 프로그래밍합니다(2nm 두께 산화물의 경우 약 6V, 또는 30 MV/cm).트랜지스터 게이트의 양전압은 게이트 아래의 기판에 반전 채널을 형성하여 터널링 전류가 산화물을 통과하도록 합니다.전류는 산화물에 추가적인 트랩을 생성하여 산화물을 통해 전류를 증가시키고 궁극적으로 산화물을 녹여 게이트에서 기판까지의 전도성 채널을 형성합니다.도전성 채널을 형성하기 위해 필요한 전류는 약 100µA/100nm이며2 이 내역은 약 100µs 이하로 [7]발생합니다.

메모들

  1. ^ Han-Way Huang (5 December 2008). Embedded System Design with C805. Cengage Learning. p. 22. ISBN 978-1-111-81079-5. Archived from the original on 27 April 2018.
  2. ^ Marie-Aude Aufaure; Esteban Zimányi (17 January 2013). Business Intelligence: Second European Summer School, eBISS 2012, Brussels, Belgium, July 15-21, 2012, Tutorial Lectures. Springer. p. 136. ISBN 978-3-642-36318-4. Archived from the original on 27 April 2018.
  3. ^ 미국 특허 4184207 - 고밀도 플로팅 게이트 전기 프로그램 가능 ROM 및 미국 특허 4151021 Wayback Machine에서 아카이브된 2018-04-27 - 고밀도 플로팅 게이트 전기 프로그램 가능 ROM 방법 참조
  4. ^ 칩 플래닝 포털ChipEstimate.com 를 참조해 주세요.2013년 8월 10일 취득.
  5. ^ Ken Arnold, "Embedded Controller Hardware Design", Newnes, 2004, ISBN 1-878707-52-3, 102페이지
  6. ^ 미국 특허 7402855 스플릿 채널 사용 방지 장치 참조
  7. ^ Wlodek Kurjanowicz (2008). "Evaluating Embedded Non-Volatile Memory for 65nm and Beyond" (PDF). Archived from the original (PDF) on 2016-03-04. Retrieved 2009-09-04.

레퍼런스

「 」를 참조해 주세요.

외부 링크