고갈 부하 NMOS 로직

Depletion-load NMOS logic
고갈 부하 nMOS NAND 게이트

집적회로에서 고갈부하 NMOS는 복수의 다른 전원전압이 필요했던 이전의 nMOS(n-type metal-oxide semiconductor) 논리패밀리와는 달리 단일 전원전압만을 사용하는 디지털로직패밀리의 한 형태입니다.이러한 집적회로를 제조하기 위해서는 추가 처리 단계가 필요했지만, 스위칭 속도가 향상되고 여분의 전원이 없어짐에 따라 이 로직 패밀리는 많은 마이크로프로세서 및 기타 로직 엘리먼트에서 선호되는 선택지가 되었습니다.

부하 트랜지스터로서의 고갈 모드 n형 MOSFET는 단일 전압 동작을 가능하게 하며 순수 인핸스먼트 로드 디바이스에서 가능한 한 빠른 속도를 달성합니다.이는 부분적으로 고갈 모드 MOSFET가 단순한 인핸스먼트 모드 트랜지스터보다 더 나은 전류 소스 근사치가 될 수 있기 때문입니다(특히 초기 pMOS 및 nMOS 칩이 여러 전압을 필요로 하는 이유 중 하나).

제조공정에 고갈모드 n-MOS 트랜지스터를 포함시키려면 단순한 인핸스먼트 로드 회로에 비해 추가 제조공정이 필요했습니다.이는 부하 트랜지스터 채널 영역의 도판트 양을 증가시켜 고갈부하 소자가 임계값 전압을 조정함으로써 형성되기 때문입니다.이것은 보통 이온 주입을 사용하여 수행됩니다.

CMOS 프로세스는 1980년대에 대부분의 NMOS 설계를 대체했지만, 일부 고갈 부하 nMOS 설계는 일반적으로 새로운 CMOS 설계와 병행하여 여전히 생산되고 있습니다.그 예로는 Z84015와[1] Z84C15가 [2]있습니다.

이력 및 배경

「NMOS 로직」도 참조해 주세요.

1959년 벨연구소에서 모하메드 아탈라와 다원 칸이 MOSFET를 발명한 데 이어 1960년 [3]MOSFET 기술을 시연했다.이들은 pMOS와 nMOS 디바이스를 모두 20µm 프로세스로 제작했습니다.그러나 nMOS 디바이스는 실용적이지 않았으며 pMOS 타입만이 실용적인 작업 [4]디바이스였습니다.

1965년 Fairchild Semiconductor의 Chi-Tang Sah, Otto Leistiko 및 A.S. Grove는 채널 길이가 8 ~ 65 [5]µm인 여러 NMOS 장치를 제작했습니다.IBM의 Dale L. Critchlow와 Robert H. Dennard도 1960년대에 NMOS 장치를 제작했습니다.최초의 IBM NMOS 제품은 1kb의 데이터와 50-100ns의 액세스 시간을 가진 메모리 칩으로 1970년대 초에 대규모 제조에 들어갔습니다.이로 인해 1970년대에 [6]MOS 반도체 메모리는 이전의 바이폴라 및 페라이트 코어 메모리 기술을 대체하게 되었습니다.

실리콘 게이트

1960년대 후반에는 양극 접합 트랜지스터가 (p-channel) MOS 트랜지스터보다 더 빠르고 신뢰성이 높았지만 더 많은 전력을 소비하고 더 많은 면적을 요구했으며 더 복잡한 제조 공정을 요구했습니다.MOS IC는 흥미로운 것으로 여겨졌지만 저전력 애플리케이션 등 틈새 시장을 제외한 모든 시장에서 고속 양극 회로를 대체하기에는 불충분했습니다.속도가 느린 이유 중 하나는 MOS 트랜지스터가 알루미늄으로 만들어진 게이트를 가지고 있었기 때문에 당시의 제조 공정을 이용하여 상당한 기생 캐패시턴스를 발생시켰습니다.1970년대 중반부터 2000년대 초반까지 사실상의 표준이 된 다결정 실리콘 게이트를 가진 트랜지스터의 도입은 이러한 핸디캡을 줄이기 위한 중요한 첫 번째 단계였다.이 새로운 자기 정렬 실리콘 게이트 트랜지스터는 1968년 초 Fairchild Semiconductor의 Federico Faggin에 의해 소개되었습니다.이는 John C에 의한 아이디어와 작업의 개량(그리고 최초의 작업 구현)이었습니다.Sarace, Tom Klein 및 Robert W. Bower(1966–67년 경)는 IC의 일부로서 제조될 수 있는 기생 캐패시턴스가 낮은 트랜지스터를 위한 것입니다.이 새로운 유형의 pMOS 트랜지스터는 알루미늄 게이트 pMOS 트랜지스터보다 3~5배(와트당) 빨랐고 필요한 면적이 적었으며 누출이 훨씬 적고 신뢰성이 높았다.같은 해, Faggin은 또한 새로운 트랜지스터 타입인 Fairchild 3708 (디코더 포함 8비트 아날로그 멀티플렉서)을 사용하여 첫 번째 IC를 구축했는데, 이는 메탈 게이트에 비해 상당히 향상된 성능을 보여 주었다.실리콘 게이트 MOS 트랜지스터는 복잡한 디지털 IC의 주요 매개체로 양극성 회로를 대체했습니다.

nMOS 및 백게이트 바이어스

pMOS에는 몇 가지 단점이 있습니다. pMOS 트랜지스터의 전하(전류) 캐리어인 전자 구멍은 nMOS 트랜지스터의 전하 캐리어인 전자보다 이동성이 낮으며(약 2.5 비율), 더욱이 pMOS 회로는 DTL-logi와 같은 저전압 양의 논리와 쉽게 상호 작용하지 않습니다.c 및 TTL-logic (7400 시리즈).그러나 pMOS 트랜지스터는 비교적 쉽게 만들 수 있으며 따라서 먼저 개발되었습니다. 즉, 식각 화학물질 및 기타 소스에 의한 게이트 산화물의 이온 오염은 (전자공 기반) nMOS 트랜지스터의 소등을 매우 쉽게 방지할 수 있으며, (전자공 기반) pMOS 트랜지스터의 영향은 훨씬 덜 심각합니다.따라서 nMOS 트랜지스터 제작은 작동 장치를 생산하기 위해 양극성 처리보다 몇 배 더 깨끗해야 합니다.

nMOS 집적회로(IC) 기술에 대한 초기 연구는 1969년 ISSCC에서 IBM의 간략한 논문에서 제시되었습니다.휴렛패커드는 그 후 계산기 [7]사업에서 유망한 속도와 쉬운 인터페이스를 얻기 위해 nMOS IC 기술 개발에 착수했다.HP의 Tom Haswell은 순수 원료(특히 상호 연결용 알루미늄)를 사용하고 게이트 임계값을 충분히 크게 하기 위해 바이어스 전압을 추가함으로써 많은 문제를 해결했습니다. 이 백게이트 바이어스는 이온 주입(아래 참조)이 개발될 때까지 게이트의 나트륨 오염물질에 대한 사실상의 표준 솔루션으로 남아 있었습니다.이미 1970년에는 HP는 충분한 nMOS IC를 만들고 있었고, Dave Maitland가 1970년 12월호 Electronics 잡지에 nMOS에 관한 기사를 쓸 수 있을 정도로 충분한 특성을 갖추고 있었습니다.그러나 [8]nMOS는 1973년까지 반도체 산업의 나머지 부분에서는 흔치 않은 존재였다.

생산 가능한 nMOS 프로세스를 통해 HP는 업계 최초의 4kbit IC ROM을 개발할 수 있었습니다.Motorola는 결국 이들 제품의 두 번째 공급원이 되었고, Hewlett-Packard 덕분에 nMOS 프로세스를 마스터한 최초의 상업용 반도체 벤더 중 하나가 되었습니다.잠시 후, 스타트업 회사인 인텔은 1102라고 불리는 1kbit pMOS D램을 Honeywell의 커스텀 제품으로 개발했다고 발표했다.HP의 계산기 엔지니어는 9800 시리즈 계산기용으로 비슷하지만 보다 견고한 제품을 원했습니다.4kbit ROM 프로젝트에서 IC 제조 경험을 바탕으로 인텔 DRAM의 신뢰성, 동작 전압 및 온도 범위를 개선했습니다.이러한 노력은 세계 최초의 상용 D램 IC인 인텔 1103 1kbit pMOS D램의 대폭 강화에 기여했습니다.이 제품은 1970년 10월에 정식으로 도입되어 인텔 최초의 진정한 성공 [9]제품이 되었습니다.

고갈 모드 트랜지스터

고갈 모드 MOSFET의 특성

초기 MOS 로직에는 하나의 트랜지스터 타입이 있었습니다.이것은 로직 스위치로서 동작할 수 있도록 확장 모드입니다.적절한 저항을 만들기 어려웠기 때문에 로직 게이트는 포화 부하를 사용했습니다.즉, 한 유형의 트랜지스터를 부하 저항으로 작동시키려면 트랜지스터의 게이트를 전원에 연결하여 항상 켜야 했습니다(PMOS 로직의 경우 더 많은 음의 레일, NMOS 로직의 경우 더 많은 양의 레일).이와 같이 접속되어 있는 디바이스의 전류는 부하에 걸친 전압의 제곱과 같기 때문에 풀다운 시 소비전력에 비해 풀업 속도가 저하됩니다.저항기(전압에 단순히 비례하는 전류)가 더 낫고 전류 소스(전압과 무관하게 고정된 전류)가 더 낫습니다.반대쪽 공급 레일에 게이트가 연결된 고갈 모드 디바이스는 인핸스먼트 모드 디바이스보다 훨씬 뛰어난 부하로 저항과 전류 소스 사이에 작용합니다.

최초의 고갈 부하 nMOS 회로는 DRAM 제조업체인 Mostek에 의해 개척되고 제조되었으며, 1975-76년에 [10]원래의 Zilog Z80 설계에 고갈 모드 트랜지스터를 사용할 수 있게 되었습니다.모스텍은 확산법으로 도핑 프로파일을 가능한 한 정밀하게 작성하기 위해 필요한 이온 주입 장치를 가지고 있어 부하 트랜지스터의 역치 전압을 안정적으로 조정할 수 있었다.인텔에서는 1974년 Fairchild 출신 엔지니어이자 나중에 Zilog의 설립자인 Federico Faggin에 의해 고갈 부하가 도입되었습니다.고갈 부하는 당시 인텔의 가장 중요한 제품 중 하나인[11] 2102(6000개 이상의 트랜지스터 사용)라고 불리는 +5V 전용 1Kbit nMOS SRAM의 재설계를 위해 처음 사용되었습니다.이 재설계의 결과로 2102A가 상당히 빨라졌고, 최고 성능의 칩 버전은 액세스 시간이 100ns 미만으로,[12] MOS 메모리가 처음으로 양극성 RAM 속도에 근접하게 되었습니다.

다른 제조원에서도 고갈 부하nMOS 프로세스를 사용하여 일반적인8비트, 16비트 및 32비트 CPU를 다수 생산하고 있습니다.확장 모드 MOSFET를 부하로 사용하는 초기 pMOS 및 nMOS CPU 설계와 마찬가지로, 고갈 부하 nMOS 설계에서는 일반적으로 동적 클럭 래치로 사용되는 다양한 유형의 동적 로직 또는 패스 트랜지스터가 사용됩니다.이러한 기술은 속도에 미치는 영향이 복잡하지만 지역 경제를 상당히 향상시킬 수 있다.고갈 부하 nMOS 회로로 구축된 프로세서에는 6800(이후[13] 버전), 6502, Signetics 2650, 8085, 6809, 8086, Z8000, NS32016 및 기타 많은 프로세서(특별한 경우로서 아래의 HMOS 프로세서가 포함되어 있는지 여부에 관계없이)가 있습니다.

많은 지원 및 주변기기의 IC도 (종종 정적) 고갈 부하 기반의 회로를 사용하여 구현되었습니다.그러나 nMOS에는 바이폴라 7400 시리즈나 CMOS 4000 시리즈와 같은 표준화된 로직 패밀리가 존재하지 않았습니다.다만, 복수의 제2의 소스 제조원이 있는 설계에서는, 실제로는 표준 컴퍼넌트의 지위를 획득하는 경우가 많았습니다.예를 들어 8085 주변기기의 칩으로 설계된nMOS 8255 PIO 설계는 수십 년 동안 Z80 및 x86 임베디드 시스템 및 기타 많은 컨텍스트에서 사용되어 왔습니다.최신 저전력 버전은 7400 시리즈와 마찬가지로 CMOS 또는 BiCMOS 구현으로 제공됩니다.

인텔 HMOS

인텔의 자체 고갈 부하 NMOS 프로세스는 고밀도 쇼트 채널 MOS의 경우 HMOS로 알려져 있습니다.첫 번째 버전은 1976년 후반에 도입되어 스태틱 RAM [14]제품에 처음 사용되었으며, 8085, 8086 및 기타 칩의 고속 및/또는 전력 소비가 적은 버전에 곧 사용되게 되었습니다.

HMOS는 계속해서 개선되어 4세대를 거쳤습니다.인텔에 따르면 HMOS II(1979)는 일반적인 동시대 고갈 부하 nMOS 프로세스에 비해 [15]2배의 밀도 및 4배의 속도/전력 제품을 제공했습니다.이 버전은 Motorola 68000에 사용한 Motorola와 MOS Technology 8502 다이수축 MOS 6502에 사용한 Commodore Semiconductor Group 등 서드파티에 의해 널리 라이선스되었습니다.

원래의 HMOS 프로세스(나중에 HMOS I로 불림)는 채널 길이가 3미크론이었는데, HMOS II의 경우 2미크론, HMOS III의 경우 1.5미크론으로 감소했습니다.1982년 HMOS III가 도입되었을 때 인텔은 CHMOS 프로세스로 전환하기 시작했습니다.CHMOS 프로세스는 HMOS 라인의 설계 요소를 사용한 CMOS 프로세스입니다.시스템의 최종 버전인 HMOS-IV가 출시되었습니다.HMOS 라인의 중요한 장점은 각 세대가 기존의 레이아웃을 큰 변경 없이 축소할 수 있도록 의도적으로 설계되었다는 것입니다.레이아웃 [16][17]변경에 따라 시스템이 작동하도록 하기 위해 다양한 기술이 도입되었습니다.

HMOS, HMOS II, HMOS III 및 HMOS IV는 8085, 8048, 8051, 8086, 80186, 80286 등 다양한 종류의 프로세서에 함께 사용되었으며 여러 세대의 기본 설계에서도 데이터시트를 참조하십시오.

추가 개발

1980년대 중반, 인텔의 CHMOS I, II, III, IV 등, 유사한 HMOS 프로세스 테크놀로지를 사용한 보다 고속의 CMOS 베리에이션이 인텔 80386이나 특정 마이크로 컨트롤러등의 애플리케이션용으로 n채널 HMOS를 대체하기 시작했습니다.몇 년 후, 1980년대 후반, BiCMOS는 고성능 마이크로프로세서 및 고속 아날로그 회로에 도입되었습니다.오늘날 유비쿼터스 7400 시리즈를 포함한 대부분의 디지털 회로는 다양한 토폴로지를 채택한 다양한 CMOS 프로세스를 사용하여 제조됩니다.즉, 고속 CMOS 설계에서는 속도를 향상시키고 다이 영역(트랜지스터 및 배선)을 절약하기 위해 일반적인 저속 저전력 CMOS 회로의 상보적인 정적 게이트와 전송 게이트 외에 다른 요소를 사용하는 경우가 많습니다(1960년대와 1970년대에 유일한 CMOS 유형).이 방법들은 래치, 디코더, 멀티플렉서 등 칩 상에 대규모 빌딩 블록을 구축하기 위해 상당한 양의 동적 회로를 사용하며, 1970년대에 pMOS 및 nMOS 회로용으로 개발된 다양한 동적 방법론에서 발전했습니다.

CMOS와의 비교

스태틱 CMOS에 비해 nMOS(및 pMOS)의 모든 바리안트는 안정된 상태에서는 상대적으로 전력이 부족합니다.이는 대기 전류가 게이트의 속도뿐만 아니라 출력에서 가능한 최대 부하를 결정하는 저항기로 작동하는 로드 트랜지스터에 의존하기 때문입니다(즉, 다른 요소가 일정하게 유지됨).이는 출력 상태가 변경되고 그에 따라 p 트랜지스터와 n 트랜지스터가 동시에 일시적으로 전도되는 과도 전력 소비량에만 기인하는 정적 CMOS 회로의 전력 소비 특성과는 대조적입니다.단, 이것은 단순한 뷰이며, 보다 완전한 그림에는 순수하게 정적 CMOS 회로에서도 현대의 작은 기하학적 구조에서 중대한 누설이 발생한다는 사실뿐만 아니라 현대의 CMOS 칩에는 많은 경우 일정량의 의사 nMOS [18]회로를 가진 동적 또는 Domino 로직이 포함되어 있다는 사실도 포함되어야 합니다.

이전 NMOS 유형으로부터의 진화

고갈 부하 프로세스는 Vdd 전압 소스(1)가 각 게이트에 연결되는 방식에서 이전 프로세스와 다릅니다.두 기술 모두 각 게이트에는 NMOS 트랜지스터가 하나씩 있으며, 이 트랜지스터는 영구적으로 켜지고 Vdd에 연결됩니다.0에 연결된 트랜지스터가 꺼지면 이 풀업 트랜지스터는 기본적으로 출력을 1로 결정합니다.표준 NMOS에서 풀업은 로직 스위치에 사용되는 것과 같은 종류의 트랜지스터입니다.출력전압이 Vdd보다 작은 값에 가까워지면 서서히 전원이 꺼집니다.이로 인해 0 대 1의 이행이 느려지고 결과적으로 회선이 느려집니다.고갈 부하 프로세스는 이 트랜지스터를 일정한 게이트 바이어스의 고갈 모드 NMOS로 대체하고 게이트는 소스에 직접 결합됩니다.이 대체 유형의 트랜지스터는 출력이 1에 근접할 때까지 전류 소스로 작동한 다음 저항기로 작동합니다.그 결과, 0 대 1의 이행이 고속화됩니다.

정적 소비 전력

포화 인핸스먼트 모드로드 디바이스를 갖춘nMOS NAND 게이트또한 강화 장치는 비포화 구성에서 보다 양의 게이트 바이어스와 함께 사용할 수 있으며, 이는 전력 효율이 높지만 높은 게이트 전압과 더 긴 트랜지스터가 필요합니다.어느 쪽도 전력 효율이 낮거나 고갈 부하만큼 콤팩트하지 않습니다.

고갈부하회로는 같은 속도의 확장부하회선보다 소비전력이 적습니다.어느 경우든 1로의 접속은 항상 활성화 되어 있습니다.이것은 0으로의 접속도 활성화 되어 있는 경우에서도 마찬가지입니다.그 결과, 스태틱한 전력 소비량이 높아집니다.폐기물의 양은 풀업의 강도 또는 물리적 크기에 따라 달라집니다.(확장 모드) 포화 부하 트랜지스터와 고갈 모드 풀업 트랜지스터는 모두 출력이 0으로 안정되어 있을 때 가장 큰 전력을 사용하기 때문에 이 손실은 상당합니다.고갈 모드 트랜지스터의 강도는 1에 가까워질수록 떨어지기 때문에 시작 속도가 느리더라도 1에 더 빨리 도달할 수 있습니다. 즉, 천이 시작 시 및 정상 상태에서 더 적은 전류를 전도합니다.

주 및 참고 자료

  1. ^ http://www.zilog.com/index.php?option=com_product&Itemid=26&mode=showProductDetails&familyId=20&productId=Z84015 를 참조해 주세요.
  2. ^ http://www.zilog.com/index.php?option=com_product&Itemid=26&mode=showProductDetails&familyId=20&productId=Z84C15 를 참조해 주세요.
  3. ^ "1960 - Metal Oxide Semiconductor (MOS) Transistor Demonstrated". The Silicon Engine. Computer History Museum.
  4. ^ Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. pp. 321–3. ISBN 9783540342588.
  5. ^ Sah, Chih-Tang; Leistiko, Otto; Grove, A. S. (May 1965). "Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces". IEEE Transactions on Electron Devices. 12 (5): 248–254. doi:10.1109/T-ED.1965.15489.
  6. ^ Critchlow, D. L. (2007). "Recollections on MOSFET Scaling". IEEE Solid-State Circuits Society Newsletter. 12 (1): 19–22. doi:10.1109/N-SSC.2007.4785536.
  7. ^ 이러한 계산기(Datapoint 2200 등)는 여러 면에서 소형 데스크톱 컴퓨터였지만, Apple II와 IBM PC보다 몇 년이나 앞서 있었습니다.
  8. ^ 1972년 12월호 IEEE Transactions on Manufacturing Technology에 게재된 GE 엔지니어 Herman Schmid의 대규모 요약 기사에서 언급되는 것만으로 알 수 있습니다.Maitland의 1970년 Electronics 기사를 인용하고 있지만, Schmid의 기사에서는 nMOS 제조에 대해 자세히 설명하지는 않지만 pMOS 및 CMOS 제조에 대해서도 광범위하게 다루고 있습니다.
  9. ^ "Prologues". Hp9825.com. Retrieved 2022-03-15.
  10. ^ Zilog는 자체 생산 설비가 준비되기 전에 Z80과 기타 칩을 생산하기 위해 Mostek과 Synertek에 의존했습니다.
  11. ^ 각 비트는 일반적인 정적 RAM에 6개의 트랜지스터를 필요로 합니다.
  12. ^ 예를 들어 http://www.intel4004.com/sgate.htm 또는 http://archive.computerhistory.org/resources/text/Oral_History/Faggin_Federico/Faggin_Federico_1_2_3.oral_history.2004.102658025.pdf Archived 2017-01-10 at the Wayback Machine을 참조하십시오.
  13. ^ "Motorola Redesigns 6800" (PDF). Microcomputer Digest. Santa Clara, CA: Microcomputer Associates. 3 (2): 4. August 1976. 「Motorola는, M6800 마이크로프로세서 패밀리를 재설계하고 있습니다.이러한 부하를 증가시켜 6800의 CPU 사이즈를 1억6000만대로 삭감합니다.」
  14. ^ http://lark.tu-sofia.bg/ntt/eusku/readings/art_1.pdf 를 참조해 주세요.
  15. ^ 예를 들어 다음과 같습니다.Leo J.Scanlon 68000 원리 및 프로그래밍.
  16. ^ HMOS III Technology. ISSCC 82. 1982.
  17. ^ "HMOS III Technology". IEEE Journal of Solid-State Circuits. October 1982.
  18. ^ 의사 nMOS는 고갈 모드 n채널 트랜지스터 대신 게이트가 접지된 확장 모드 p채널 트랜지스터가 사용됨을 의미합니다.http://eia.udg.es/~forest/VLSI/lex.10.pdf 를 참조해 주세요.