통합 주입 로직

Integrated injection logic
I2L 인버터의 간단한 도식.

집적 주입 로직(IIL, IL2 또는 I2L)은 다중 수집기 양극 접합 트랜지스터(BJT)[1]로 구축된 디지털 회로 클래스입니다.도입 당시 TTL에 필적하는 속도였지만 CMOS와 거의 같은 저전력이었기 때문에 VLSI(및 더 큰) 집적회로에서 사용하기에 이상적입니다.보완 트랜지스터가 필요하지 않기 때문에 이 로직 패밀리를 사용하면 CMOS보다 게이트를 작게 만들 수 있습니다.로직 전압 레벨은 매우 가깝지만(높음: 0.7V, 낮음: 0.2V), I2L은 전압이 아닌 전류로 작동하므로 노이즈 내성이 높습니다.I2L은 Siegfried K에 의해 1971년에 개발되었습니다. 비드만과 호르스트 H. 버거가 MTL([2]Marge-Transistor Logic)이라고 불렀습니다.이 로직 패밀리의 단점은 CMOS와 달리 게이트가 스위칭하지 않을 때 전력을 소비한다는 것입니다.

건설

I2L NOR 게이트(전류 인젝터 트랜지스터용 입력 2개, 출력 2개, 전압 입력 1개 포함)

I2L 인버터 게이트는 PNP 공통 기본 전류 소스 트랜지스터와 NPN 공통 이미터 오픈 컬렉터 인버터 트랜지스터(즉, GND에 연결됨)로 구성됩니다.웨이퍼 상에서 이들 2개의 트랜지스터가 결합된다.인버터 트랜지스터에 공급되는 전류를 제어하기 위해 전류원 트랜지스터의 이미터에 소전압(약 1V)이 공급된다.트랜지스터는 저항기보다 훨씬 작기 때문에 집적회로의 전류원에 사용됩니다.

인버터는 오픈 콜렉터이기 때문에 2개 이상의 게이트 각각으로부터의 출력을 접속함으로써 유선 AND 동작을 실시할 수 있다.따라서 이와 같이 사용되는 출력의 팬아웃은 1개입니다.그러나 인버터 트랜지스터에 컬렉터를 더 추가하면 추가 출력이 생성될 수 있습니다.게이트는 단 한 층의 상호 연결 금속으로 매우 간단하게 제작할 수 있습니다.

I2L회로의 이산실장에서는 복수의 컬렉터를 가진 바이폴라 NPN 트랜지스터를 베이스가 서로 접속되고 그 이미터가 마찬가지로 접속된 복수의 이산 3단자 NPN 트랜지스터로 치환할 수 있다.이산형 저항은 이산형 트랜지스터보다 작고 저렴하기 때문에 전류 소스 트랜지스터는 인버터 트랜지스터의 베이스에 공급되는 양의 저항으로 대체될 수 있습니다.

마찬가지로 병합된 PNP 전류 인젝터 트랜지스터와 NPN 인버터 트랜지스터는 별개의 이산 부품으로 구현될 수 있다.

작동

IIL 회로

I2L 회선의 심장은, 공통의 이미터 오픈 컬렉터 인버터입니다.일반적으로 인버터는 이미터가 접지에 접속된 NPN 트랜지스터와 전류원으로부터의 순방향 전류로 바이어스된 베이스로 구성됩니다.입력은 전류 싱크(로우 로직 레벨) 또는 하이-z 부동 조건(하이 로직 레벨)으로 베이스에 공급됩니다.인버터의 출력은 컬렉터에 있습니다.마찬가지로 전류 싱크(로직 레벨이 낮음) 또는 고Z 부동 조건(로직 레벨이 높음) 중 하나입니다.

직접 결합 트랜지스터 로직과 마찬가지로 하나의 NPN 트랜지스터 출력(콜렉터)과 다음 트랜지스터 입력(베이스) 사이에는 저항이 없습니다.

인버터의 작동 방식을 이해하려면 전류 흐름을 이해해야 합니다.바이어스 전류가 접지(낮은 로직 레벨)로 전환되면 트랜지스터가 꺼지고 컬렉터가 부동(높은 로직 레벨)합니다.입력이 high-z(하이 로직 레벨)이기 때문에 바이어스 전류가 접지되지 않으면 바이어스 전류가 트랜지스터를 통해 이미터로 흐르며 트랜지스터를 켜고 컬렉터가 전류(로우 로직 레벨)를 싱크할 수 있습니다.인버터의 출력은 전류를 싱크할 수 있지만 전류를 소스할 수 없으므로 여러 인버터의 출력을 함께 연결하여 유선 AND 게이트를 형성하는 것이 안전합니다.두 개의 인버터의 출력이 배선되면 구성(A가 아님) AND(B 아님)가 NOT(A 또는 B)와 같기 때문에(De Morgan의 정리에 따라) 2입력 NOR 게이트가 됩니다.마지막으로 NOR 게이트의 출력이 다이어그램의 오른쪽 상단에 있는 IIL 인버터에 의해 반전되어 2입력 OR 게이트가 됩니다.

트랜지스터의 내부 기생 캐패시턴스로 인해 인버터 트랜지스터의 베이스에 공급되는 전류가 높을수록 스위칭 속도가 빨라지며, I2L의 경우 하이 로직 레벨과 로우 로직 레벨의 전압 차이가 다른 바이폴라 로직 패밀리보다 작기 때문에(약 3.3 또는 5V가 아닌 약 0.5V), 충전에 의한 손실기생 캐패시턴스를 최소화할 수 있습니다.

사용.

I2L은 집적회로 상에서 비교적 간단한 구조로, CMOS 로직이 등장하기 전에 Motorola(현재의 NXP Semiconductors)[3]나 Texas Instruments와 같은 회사에서 일반적으로 사용되었습니다.1975년 싱클레어 라디오닉스는 I2L [4]기술을 사용한 최초의 소비자용 디지털 시계인 블랙 워치를 선보였다.1976년 텍사스인스트루먼트는 I2L 기술을 사용한 SBP0400 CPU를 선보였다.1970년대 후반 RCA는 CA3162 ADC 3자리 미터 집적회로에 I²L을 사용했습니다.HP는 1979년 저소비전력 고밀도 [5]집적사출로직(I2L)을 채택해 휴대용 배터리 구동과 HP 5315A/B에 고속이 필요한 일부 이미터 기능로직(EFL) 회로를 적용한 HP제 커스텀 LSI 칩 기반의 주파수 측정기를 선보였다.

레퍼런스

  1. ^ Hart, K.; Slob, A. (Oct 1972). "Integrated Injection Logic: A New Approach to LSI". IEEE Journal of Solid-State Circuits. 7 (5): 346–351. Bibcode:1972IJSSC...7..346H. doi:10.1109/jssc.1972.1052891.
  2. ^ Siegfried K. Wiedmann, Horst H. Berger (1972). "Merged-transistor logic (MTL)-a low-cost bipolar logic concept". IEEE Journal of Solid-State Circuits. 7 (5): 340–346. Bibcode:1972IJSSC...7..340B. doi:10.1109/JSSC.1972.1052890.
  3. ^ Jarrett, Robert (1978). "A monolithic speed-control micro-system for automotive applications". 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. IEEE. pp. 46–47. doi:10.1109/ISSCC.1978.1155757.
  4. ^ "Clive Sinclair's 1982 Practical Computing Interview". Retrieved 21 June 2014.
  5. ^ HP 메모리 프로젝트:시간, 주파수 표준 및 카운터"

추가 정보