정적 랜덤 액세스 메모리

Static random-access memory
Synchronous Dynamic Random-Access Memory(SDRAM)와 혼동하지 마십시오.
닌텐도 엔터테인먼트 시스템 클론의 정적 RAM 칩(2K×8비트)
컴퓨터 메모리 및 데이터 스토리지 유형
일반
휘발성
들이받다
이력
비휘발성
ROM
NVRAM
초기 NVRAM
아날로그 녹음
옵티컬
개발 중
이력

스태틱 랜덤 액세스메모리(스태틱RAM 또는 SRAM)는 래치회로(플립플롭)를 사용하여 각 비트를 저장하는 RAM의 일종입니다.SRAM은 휘발성 메모리입니다.전원이 차단되면 데이터가 손실됩니다.

static이라는 용어는 정기적으로 갱신해야 하는 DRAM(Dynamic Random-Access Memory)과 SRAM을 구별합니다.SRAM은 DRAM보다 빠르고 비싸며 일반적으로 CPU의 캐시 및 내부 레지스터에 사용되며 DRAM은 컴퓨터의 메인 메모리에 사용됩니다.

역사

반도체 바이폴라 SRAM은 1963년 페어차일드 세미컨덕터의 [1]로버트 노먼에 의해 발명되었다.MOS SRAM은 1964년 Fairchild Semiconductor의 John Schmidt에 의해 발명되었습니다.64비트 MOS p채널 [2][3]SRAM이었습니다.

SRAM은 CMOS가 [4]발명된 1959년 이후 CMOS 기반의 새로운 테크놀로지 제조 프로세스의 주역이었습니다.1965년 [5]IBM에서 일하는 Arnold Farber와 Eugene Schlig는 트랜지스터 게이트와 터널 다이오드 래치를 사용하여 유선 메모리 셀을 만들었습니다.래치를 2개의 트랜지스터와 2개의 저항으로 대체하여 Farber-Schlig 셀로 알려지게 되었습니다.1965년 IBM의 Benjamin Agusta와 그의 팀은 Farber-Schlig 셀을 기반으로 80개의 트랜지스터, 64개의 저항기, 4개의 다이오드로 이루어진 16비트 실리콘 메모리 칩을 개발했습니다.

특성.

휘발성 메모리로 특징지을 수 있지만 SRAM은 데이터 [6]잔량을 나타냅니다.

SRAM은 심플한 데이터 액세스 모델을 제공하며 리프레시 회선을 필요로 하지 않습니다.아이돌 [7]상태에서는 퍼포먼스와 신뢰성이 우수하고 소비전력이 낮습니다.

SRAM은 비트당 더 많은 트랜지스터가 필요하기 때문에 D램보다 밀도가 낮고 비용도 비싸며 읽기 또는 쓰기 액세스 시 소비 전력도 더 높습니다.SRAM의 소비전력은 액세스 [7]빈도에 따라 크게 다릅니다.

응용 프로그램 및 용도

주사 전자 현미경으로 볼 때 STM32F103VGT6 마이크로컨트롤러 금형의 SRAM 셀.180나노미터 공정을 사용하여 STMicroelectronics에 의해 제조됩니다.셀의 위상이 선명하게 보입니다.
광학현미경으로 본 STM32F103VGT6 마이크로컨트롤러상의 180나노미터 SRAM 셀 비교 이미지

임베디드 사용

산업 및 과학 서브시스템, 자동차 전자기기 및 이와 유사한 임베디드 시스템의 많은 범주는 [8]ESRAM이라고 불리는 SRAM을 포함하고 있습니다.전자 사용자 인터페이스를 구현하는 거의 모든 최신 기기, 완구 등에 일부(킬로바이트 이하)가 내장되어 있습니다.

듀얼 포트 형식의 SRAM은 실시간 디지털 신호 처리 [9]회로에 사용되는 경우가 있습니다.

컴퓨터 내

SRAM은 PC, 워크스테이션, 라우터 및 주변기기에도 사용됩니다.CPU 레지스터 파일, 내부 CPU 캐시 및 외부 버스트 모드 SRAM 캐시, 하드 디스크 버퍼, 라우터 버퍼 등입니다.LCD 화면이나 프린터는, 통상, 표시(또는 인쇄)되는 이미지를 보관 유지하기 위해서도 SRAM을 사용합니다.SRAM은 ZX80, TRS-80 Model 100 및 코모도어 VIC-20과 같은 대부분의 초기 개인용 컴퓨터의 메인 메모리에 사용되었습니다.

취미생활자

취미인 사람들, 특히 집에서 만든 프로세서 [10]애호가들은 대부분의 경우 인터페이스가 쉽기 때문에 SRAM을 선호합니다.리프레시 사이클이 없고 주소 및 데이터 버스에 직접 액세스할 [citation needed]수 있는 경우가 많기 때문에 DRAM보다 훨씬 사용하기 쉽습니다.SRAM에는 버스와 전원 연결 외에 보통 3개의 제어만 필요합니다.칩 활성화(CE), 쓰기 활성화(WE) 및 출력 활성화(OE)가 있습니다.동기 SRAM에는 클럭(CLK)도 포함됩니다.[citation needed]

SRAM의 종류

비휘발성 SRAM

Non-volatile SRAM(nvSRAM)은 표준 SRAM 기능을 갖추고 있지만 전원 공급이 끊겼을 때 데이터를 저장하여 중요한 정보를 확실하게 유지합니다.nvSRAM은 네트워킹[11], 항공우주 및 의료 등 데이터 보존이 중요하고 배터리가 실용적이지 않은 다양한 상황에서 사용됩니다.

의사 정적인 RAM

Pseudostatic RAM(PSRAM)에는 DRAM 스토리지 코어와 셀프 리프레시 [12]회로가 조합되어 있습니다.실제 SRAM에 비해 밀도/비용 면에서 유리하지만 외부적으로는 느린 SRAM으로 보이며 DRAM의 접근 복잡성은 없습니다.

트랜지스터 유형별

플립 플랍 유형별

기능별

  • 비동기 - 클럭 주파수에 의존하지 않습니다.데이터 입력 및 출력은 주소 천이에 의해 제어됩니다.예를 들어 유비쿼터스 28핀 8K × 8 및 32K × 8 칩(종종 6264 및 62C256과 같이 이름이 붙여진 것은 아님)과 칩당 최대 16Mbit의 유사 제품이 있습니다.
  • 동기 – 모든 타이밍은 클럭 에지에 의해 시작됩니다.주소, 데이터 입력 및 기타 제어 신호는 클럭 신호와 관련지어진다.

1990년대에는 빠른 액세스 시간을 위해 비동기 SRAM이 사용되었습니다.비동기 SRAM은 산업용 전자제품 및 측정 시스템에서 하드 디스크 및 네트워크 장비에 이르기까지 모든 분야에서 사용되는 캐시리스 소형 임베디드 프로세서의 메인 메모리로 사용되었습니다.현재는 동기식 SRAM(DDR SRAM 등)이 동기식 DRAM과 마찬가지로 채용되고 있습니다.비동기식 DRAM보다는 DDR SDRAM 메모리가 사용되고 있습니다.파이프라인 아키텍처를 채택함으로써 액세스 시간을 대폭 단축할 수 있기 때문에 동기 메모리 인터페이스가 훨씬 더 빠릅니다.게다가 D램은 SRAM보다 훨씬 저렴하기 때문에 특히 대량의 데이터가 필요한 경우 SRAM을 D램으로 대체하는 경우가 많다.단, SRAM 메모리는 랜덤(블록/버스트가 아닌) 액세스에서는 훨씬 더 빠릅니다.따라서 SRAM 메모리는 주로 CPU 캐시, 소형 온칩 메모리, FIFO 또는 기타 소형 버퍼에 사용됩니다.

기능별

  • 제로 버스 턴어라운드(ZBT)– 턴어라운드는 SRAM에 대한 접근을 쓰기에서 읽기 또는 그 반대로 변경하는 데 걸리는 클럭 사이클 수입니다.ZBT SRAM의 턴어라운드 또는 읽기 사이클과 쓰기 사이클 사이의 지연은 제로입니다.
  • syncBurst(syncBurst SRAM 또는 Synchronous-burst SRAM) - SRAM에 대한 동기 버스트 쓰기 액세스를 통해 SRAM에 대한 쓰기 작업을 늘립니다.
  • DDR SRAM – 동기식, 싱글 읽기/쓰기 포트, 더블 데이터 레이트 I/O.
  • 쿼드 데이터 레이트 SRAM – 동기식, 개별 읽기 및 쓰기 포트, 4배의 데이터 레이트 I/O.

칩 내장

SRAM은 x86 패밀리 등 강력한 마이크로프로세서의 프라이머리 캐시(8KB부터 최대 수메가바이트까지)로서 마이크로프로세서에 RAM 또는 캐시 메모리로 통합될 수 있습니다(레지스터 파일 참조).Application-Specific Integrated Circuit(ASIC; 응용 프로그램 고유 집적회로) 및 Field-Programmable Gate Array(FPGA; 필드 프로그래밍 가능 게이트 어레이) 및 Complex Programmable Logic Device(CPLD; 복합 프로그래머블 로직 디바이스)에서 사용됩니다.

설계.

6 트랜지스터 CMOS SRAM 셀WL:비트선

일반적인 SRAM 셀은 6개의 MOSFET로 구성되어 있으며 종종 SRAM 셀이라고 불립니다.셀 내의 각 비트는 2개의 크로스 커플링 인버터를 형성하는 4개의 트랜지스터(M1, M2, M3, M4)에 기억된다.이 스토리지 셀에는 0과 1을 나타내기 위해 사용되는 두 가지 안정된 상태가 있습니다.2개의 추가 액세스 트랜지스터는 읽기 및 쓰기 작업 중에 스토리지 셀에 대한 액세스를 제어하는 역할을 합니다.6T SRAM 외에 다른 종류의 SRAM 칩은 [13][14][15]비트당 4, 8, 10(4T, 8T, 10T SRAM) 이상의 트랜지스터를 사용한다.4 트랜지스터 SRAM은 (CPU 캐시에 사용되는 SRAM과는 달리) 독립형 SRAM 디바이스에서 매우 일반적인데, 폴리실리콘 층이 추가되어 매우 높은 저항의 풀업 [16]저항을 가능하게 하는 특수 프로세스로 구현됩니다.4T SRAM의 주요 단점은 풀다운 트랜지스터(M1 또는 M2) 중 하나를 통과하는 일정한 전류 흐름으로 인해 정적 전력이 증가한다는 것입니다.

4-트랜지스터 SRAM은 제조 복잡성의 비용으로 밀도의 이점을 제공합니다.저항기의 치수는 작고 값은 커야 합니다.

이것은, 복수의 포토(읽기 또는 쓰기)를 실장하기 위해서 사용되는 경우가 있습니다.이것은, 멀티 포토 SRAM 회로에 실장되어 있는 특정의 비디오 메모리나 레지스터 파일에 도움이 되는 경우가 있습니다.

일반적으로 셀당 필요한 트랜지스터가 적을수록 각 셀은 작아질 수 있습니다.실리콘 웨이퍼의 처리비용은 비교적 고정적이기 때문에 작은 셀을 사용하여 하나의 웨이퍼에 더 많은 비트를 충전하면 메모리 1비트당 비용이 절감됩니다.

4개 미만의 트랜지스터를 사용하는 메모리 셀이 가능하지만, 이러한 3T[17][18] 또는 1T 셀은 SRAM(이른바 1T-SRAM)이 아닌 DRAM입니다.

셀로의 액세스는 2개의5 액세스 트랜지스터6 M, M을 제어하는 워드선(그림의 WL)에 의해 가능하게 되어, BL 및 BL의 비트선에 셀을 접속할지를 제어한다.읽기 및 쓰기 작업의 데이터를 전송하는 데 사용됩니다.반드시 2개의 비트선을 가질 필요는 없지만 일반적으로 신호와 그 역방향 모두 노이즈 마진을 개선하기 위해 제공됩니다.

읽기 액세스 중에 비트선은 SRAM 셀의 인버터에 의해 능동적으로 상하로 구동됩니다.이를 통해 D램에 비해 SRAM 대역폭이 향상됩니다.D램에서는 비트선이 스토리지 캐패시터에 접속되어 전하 공유로 인해 비트선이 위아래로 흔들립니다.또한 SRAM의 대칭 구조는 차동 시그널링을 가능하게 하여 작은 전압 변동을 보다 쉽게 검출할 수 있도록 합니다.상용 칩은 한 번에 모든 주소 비트를 수용한다는 점도 SRAM을 고속화하는 데 기여하는 D램과의 차이점이다.이에 비해 상품용 DRAM은 크기와 비용을 낮추기 위해 주소가 두 부분으로 다중화되어 있습니다. 즉, 높은 비트와 낮은 비트로 이어지는 것입니다.

m개의 주소 행과 n개의 데이터 행이 있는 SRAM의 크기는 2 워드 또는m 2 × n 비트입니다m.가장 일반적인 워드 사이즈는 8비트입니다.즉, SRAM 칩 내의 2개의 다른 워드 각각에1바이트를m 읽거나 쓸 수 있습니다.몇몇 일반적인 SRAM 칩은 11개의 어드레스 라인(2 = 2,048 = 2k 워드 용량11)과 8비트 워드를 가지고 있기 때문에 "2k × 8 SRAM"이라고 불립니다.

IC 상의 SRAM 셀 치수는 IC를 만드는 데 사용되는 프로세스의 최소 기능 크기에 따라 결정됩니다.

SRAM 동작

SRAM 셀에는 스탠바이(회선이 아이돌 상태), 읽기(데이터 요구 완료) 또는 쓰기(콘텐츠 갱신)의 3가지 상태가 있습니다.읽기 모드와 쓰기 모드로 동작하는 SRAM은 각각 "가독성"과 "쓰기 안정성"이 있어야 합니다.3가지 상태는 다음과 같이 동작합니다.

옆에서 대기하세요

워드선이 단서가 되지 않으면 액세스 트랜지스터5 M, M은6 셀을 비트선에서 절단한다.M – M에4 의해1 형성된 두 개의 교차 결합 인버터는 공급 장치에 연결되어 있는 한 서로 보강을 계속합니다.

읽고 있어

이론적으로 읽기에는 워드선 WL을 아사트하고 단일 액세스 트랜지스터 및 비트선(예6: M, BL)에 의해 SRAM 셀 상태를 읽기만 하면 됩니다.단, 비트선은 비교적 길고 기생 캐패시턴스가 큽니다.판독 속도를 높이기 위해 실제로는 보다 복잡한 프로세스가 사용됩니다.읽기 사이클은 비트선 BL과 BL을 모두 고전압(논리 1)으로 프리충전함으로써 시작됩니다.그런 다음 워드선 WL을 아사트하면 액세스 트랜지스터5 M과6 M이 모두 활성화되어 1비트선 BL 전압이 약간 떨어집니다.그러면 BL과 BL 라인의 전압차가 작아집니다.센스 앰프는 어느 라인이 더 높은 전압을 가지는지 감지하여 1 또는 0이 저장되었는지 판단합니다.센스 앰프의 감도가 높을수록 읽기 작업이 빨라집니다.NMOS가 강력하기 때문에 풀다운이 쉬워집니다.따라서 비트선은 전통적으로 고전압으로 프리차지됩니다.또한 많은 연구자들은 전력 [19][20]소비를 줄이기 위해 약간 낮은 전압으로 프리차지를 시도하고 있습니다.

쓰기

쓰기 사이클은 비트선에 쓸 값을 적용하는 것으로 시작됩니다.0을 쓰려면 비트선에 0을 적용합니다.즉, BL을 1로, BL을 0으로 설정합니다.이는 SR 래치에 리셋 펄스를 적용하여 플립 플랍 상태를 변경하는 것과 유사합니다.1은 비트선의 값을 반전시켜 씁니다.그런 다음 WL이 아사트되고 저장되는 값이 래치됩니다.이는 비트선 입력 드라이버가 셀 자체의 상대적으로 약한 트랜지스터보다 훨씬 강하도록 설계되어 있기 때문에 크로스 커플링 인버터의 이전 상태를 쉽게 덮어쓸 수 있기 때문입니다.실제로 액세스 NMOS 트랜지스터5 M 및 M은6 하위 NMOS(M1, M3) 또는 상위 PMOS(M2, M4) 트랜지스터보다 강해야 합니다.PMOS 트랜지스터는 같은 사이즈의 NMOS보다 훨씬 약하기 때문에 쉽게 얻을 수 있습니다.이것에 의해, 기입 처리에 의해서, 1개의 트랜지스터3 페어(예를4 들면 M, M)가 약간 오버라이드 되는 경우, 반대편 트랜지스터 페어(M1, M2) 게이트 전압도 변화한다.즉, M 및 M2 트랜지스터를 보다1 쉽게 오버라이드할 수 있습니다.따라서 교차 결합 인버터는 쓰기 프로세스를 확대합니다.

버스 동작

액세스 시간이 70ns인 RAM은 주소 행이 유효한 시점부터 70ns 이내에 유효한 데이터를 출력합니다.일부 SRAM 셀에는 페이지모드(256, 512, 또는 1024 워드)가 있습니다.이 모드에서는, 액세스 시간이 큰폭으로 단축되어(통상은 약 30 ns), 페이지의 워드를 차례차례 읽어낼 수 있습니다.상위 주소 라인을 설정하여 페이지를 선택한 다음 하위 주소 라인을 단계별로 단어를 읽습니다.

생산상의 과제

SRAM 셀의 FinFET 트랜지스터의 도입으로 셀 크기의 비효율성이 증가하기 시작했다.지난 30년(1987년부터 2017년까지) 동안 트랜지스터 크기(노드 크기)가 꾸준히 감소하면서 SRAM 셀 토폴로지 자체의 풋프린트 축소 속도가 느려졌고 셀을 더 [4]조밀하게 포장하는 것이 더 어려워졌습니다.

크기와 관련된 문제 외에도, 최신 SRAM 셀의 중요한 과제는 정전류 누출입니다.전지의 온도가 상승하면, 전지를 통해, 그리고 접지로dd 흐르는 전류는 기하급수적으로 증가한다.셀의 전력 방출은 활성 상태와 유휴 상태 모두에서 발생하며, 따라서 유용한 작업을 수행하지 않으면 유용한 에너지가 낭비됩니다.지난 20년간 이 문제는 데이터 유지 전압 기술(DRV)에 의해 부분적으로 해결되었지만 노드 크기의 감소로 인해 감소율이 약 [4]2로 떨어졌습니다.

이 두 가지 문제로 에너지 효율이 높고 고밀도 SRAM 메모리 개발이 더욱 어려워지면서 반도체 업계는 STT-MRAM, F-RAM [4][21]등의 대안을 모색하게 되었다.

조사.

2019년 프랑스의 한 연구소는 IoT 목적의 28nm 조립 [22]IC에 대한 연구를 보고했다.이는 완전 고갈된 절연 트랜지스터(FD-SOI)의 실리콘을 기반으로 하며 동기/비동기 액세스를 위한 2포트 SRAM 메모리 레일 및 선택적 가상 접지(SVGND)를 갖추고 있습니다.이 연구는 전압을 [22]미세 조정하여 "sleep" 및 읽기 모드에서 초저전압 SVGND 전류에 도달했다고 주장했습니다.

「 」를 참조해 주세요.

Wikimedia Commons에는 SRAM 및 CMOS_RAM 관련 미디어가 있습니다.

레퍼런스

  1. ^ "1966: Semiconductor RAMs Serve High-speed Storage Needs". Computer History Museum. Retrieved 19 June 2019.
  2. ^ "1970: MOS dynamic RAM competes with magnetic core memory on price".
  3. ^ "Memory lectures" (PDF).
  4. ^ a b c d Walker, Andrew (December 17, 2018). "The Trouble with SRAM". EE Times.{{cite web}}: CS1 maint :url-status (링크)
  5. ^ "Nondestructive memory array".
  6. ^ Sergei Skorobogatov (June 2002). "Low temperature data remanence in static RAM". University of Cambridge, Computer Laboratory. doi:10.48456/tr-536. Retrieved 2008-02-27. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)
  7. ^ a b Null, Linda; Lobur, Julia (2006). The Essentials of Computer Organization and Architecture. Jones and Bartlett Publishers. p. 282. ISBN 978-0763737696. Retrieved 2021-09-14.
  8. ^ Fahad Arif (Apr 5, 2014). "Microsoft Says Xbox One's ESRAM is a "Huge Win" – Explains How it Allows Reaching 1080p/60 FPS". Retrieved 2020-03-24.
  9. ^ Shared Memory Interface with the TMS320C54x DSP (PDF), retrieved 2019-05-04
  10. ^ "Homemade CPU".
  11. ^ Computer organization (4th ed.). [S.l.]: McGraw-Hill. 1996-07-01. ISBN 978-0-07-114323-3.
  12. ^ "3.0V Core Async/Page PSRAM Memory" (PDF). Micron. Retrieved 2019-05-04.
  13. ^ Kulkarni, Jaydeep P.; Kim, Keejong; Roy, Kaushik (2007). "A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM". IEEE Journal of Solid-State Circuits. 42 (10): 2303. Bibcode:2007IJSSC..42.2303K. doi:10.1109/JSSC.2007.897148. S2CID 699469.
  14. ^ 미국 특허 6975532: 준정적 랜덤 액세스 메모리
  15. ^ "Area Optimization in 6T and 8T SRAM Cells Considering Vth Variation in Future Processes -- MORITA et al. E90-C (10): 1949 -- IEICE Transactions on Electronics". Archived from the original on 2008-12-05.
  16. ^ Preston, Ronald P. (2001). "14: Register Files and Caches" (PDF). The Design of High Performance Microprocessor Circuits. IEEE Press. p. 290.
  17. ^ 미국 특허 6975531: 6F2 3 트랜지스터 DRAM 게인 셀
  18. ^ 3T-iRAM(r) 테크놀로지
  19. ^ 쓰기 전력을 줄이기 위한 SRAM 프리차지 시스템
  20. ^ 테크놀로지 변화에 따른 SRAM 프리차지 및 셀프타이밍을 위한 고속, 저전력 설계 규칙
  21. ^ Walker, Andrew (February 6, 2019). "The Race is On". EE Times.{{cite web}}: CS1 maint :url-status (링크)
  22. ^ a b Reda, Boumchedda (May 20, 2019). "Ultra-low voltage and energy efficient SRAM design with new technologies for IoT applications". Grenoble Alpes University.{{cite web}}: CS1 maint :url-status (링크)