DDR SDRAM

DDR SDRAM
이 문서는 DDR SDRAM에 관한 것입니다.그래픽스 DDR 에 대해서는, GDDR 를 참조해 주세요.
컴퓨터 메모리 및 데이터 스토리지 유형
일반
휘발성
들이받다
이력
비휘발성
ROM
NVRAM
초기 NVRAM
아날로그 녹음
옵티컬
개발 중
이력
DDR SDRAM
더블 데이터 레이트 동기식 랜덤 액세스 메모리
Desktop DDR Memory Comparison.svg
데스크톱 PC(DIMM)용 DDR 모듈 비교.
1GB DDR1 400Mhz (8).jpg
데스크톱 PC(DIMM)용 1GB DDR-400 RAM 모듈 전면 및 후면
개발자삼성[1][2][3]
JEDEC
유형동기식 다이내믹랜덤 액세스 메모리
세대
발매일
  • DDR: 1998
  • DDR2: 2003
  • DDR3: 2007
  • DDR4: 2014년
  • DDR5: 2020
사양
전압
  • DDR: 2.5/2.6
  • DDR2: 1.8
  • DDR3: 1.5/1.35
  • DDR4: 1.2/1.05
  • DDR5: 1.1

Double Data Rate Synchronous Dynamic Random-Access Memory(DDRAM; 더블 데이터 레이트 동기식 랜덤 액세스 메모리)는 컴퓨터에서 사용되는 메모리 집적회로의 Double Data Rate(DDR; 더블 데이터 레이트) 동기식 Dynamic Random-Access Memory(SDRAM; 다이내믹 랜덤 액세스 메모리) 클래스입니다.DDR1 SDRAM이라고도 불리는 DDR SDRAM은 DDR2 SDRAM, DDR3 SDRAM, DDR4 SDRAM 및 DDR5 SDRAM으로 대체되었습니다.이러한 후계기 모두 DDR1 SDRAM과 순호환하지 않습니다.즉, DDR2, DDR3, DDR4 및 DDR5 메모리 모듈에서는 동작하지 않습니다.

싱글 데이터 레이트(SDR) SDRAM에 비해 DDR SDRAM 인터페이스는 전기 데이터와 클럭 신호의 타이밍을 보다 엄격하게 제어함으로써 높은 전송 레이트를 가능하게 합니다.구현에서는 대부분의 경우 [4][5]필요한 타이밍 정확도에 도달하기 위해 위상 잠금 루프 및 자가 교정 등의 방식을 사용해야 합니다.인터페이스는 클럭 주파수의 증가 없이 더블 펌핑(클럭 신호의 상승 에지 및 하강 에지 모두에서 데이터 전송)을 사용하여 데이터 버스 대역폭을 배가합니다.클럭 주파수를 낮게 유지하는 장점 중 하나는 메모리를 컨트롤러에 접속하는 회로 기판의 신호 무결성 요건을 줄일 수 있다는 것입니다.'더블 데이터 레이트'라는 이름은 특정 클럭 주파수를 가진 DDR SDRAM이 이 더블 펌핑에 의해 같은 클럭 주파수로 동작하는SDRAM의 대역폭의 거의 2배를 달성한다는 것을 의미합니다.

한 번에 64비트가 전송되는 경우 DDR SDRAM은 (메모리 버스 클럭 레이트) × 2 (듀얼 레이트의 경우) × 64 (전송 비트 수) / 8 (비트/바이트 수)의 전송 레이트(바이트 수)를 제공합니다.따라서 버스 주파수가 100MHz일 경우 DDR SDRAM은 최대 전송 레이트를 1600MB/s로 합니다.

역사

Samsung DDR SDRAM 64MBit 칩

1980년대 후반 IBM은 듀얼 엣지 크로킹 기능을 사용하여 DRAM을 구축했으며 1990년 [6][7]국제 솔리드 스테이트 회로 협약에서 그 결과를 발표했습니다.

삼성은 1997년 [1]첫 DDR 메모리 시제품을 선보인 데 이어 1998년 [8][2][3]6월 첫 상용 DDR SDRAM 칩(64Mb)을 출시한 데 이어 같은 [9]해 현대전자(현 SK하이닉스)도 출시했다.DDR의 개발은 1996년에 시작되었으며, 그 후 2000년 6월에 JEDEC에 의해 사양이 최종 확정되었습니다([10]JESD79).JEDEC은 DDR SDRAM의 데이터 레이트 기준을 두 부분으로 나눠 설정했다.첫 번째 사양은 메모리 칩용이고 두 번째 사양은 메모리 모듈용입니다.DDR SDRAM을 탑재한 최초의 시판 PC 메인보드는 2000년 [11]8월에 출시되었습니다.

사양

싱글 범용 DDR 메모리 모듈
DDR RAM 슬롯x 4
Corsair DDR-400 메모리(히트 분쇄기 포함)
물리 DDR 레이아웃
휴대용/모바일 PC용 메모리 모듈 비교(SO-DIMM).

모듈

메모리 용량과 대역폭을 늘리기 위해 칩이 모듈 상에 결합되어 있습니다.예를 들어 DIMM용 64비트 데이터 버스에는 병렬로 주소가 지정된8비트 칩이 필요해요공통 어드레스 라인을 가지는 복수의 칩을 메모리랭크라고 부릅니다.이 용어는 칩 내부 행 및 뱅크와의 혼동을 피하기 위해 도입되었습니다.메모리 모듈에는 여러 개의 랭크가 있을 수 있습니다.또, 모듈상의 칩의 물리적인 배치를 잘못 나타내고 있기 때문에, sides라는 용어도 혼란스러울 수 있습니다.모든 순위가 동일한 메모리 버스(주소 + 데이터)에 연결됩니다.칩 선택 신호는 특정 등급에 대한 명령어를 발행하는 데 사용됩니다.

단일 메모리 버스에 모듈을 추가하면 드라이버에 전기 부하가 증가합니다.버스 시그널링 레이트 저하를 완화하고 메모리 병목 현상을 극복하기 위해 새로운 칩셋은 멀티 채널아키텍처를 채용하고 있습니다.

DDR SDRAM 규격 비교
이름. 작은 조각 버스 타이밍 전압 (V)
표준. 유형 모듈 클럭 레이트 (MHz) 사이클 시간(ns)[12] 클럭 레이트(MHz) 전송 레이트 (MT/s) 전송 대역 (MB/s) CL-TRCD-TRP CAS 레이텐시 (ns)
DDR-200 PC-1600 100 10 100 200 1600 2-2-2 20 2.5±0.2
DDR-266 PC-2100 133⅓ 7.5 133⅓ 266.67 2133⅓ 2.5-3-3 18.75
DDR-333 PC-2700 166⅔ 6 166⅔ 333⅓ 2666⅔ 2.5-3-3 15
DDR-400 A PC-3200 200 5 200 400 3200 2.5-3-3 12.5 2.6±0.1
B 3-3-3 15
C 3-4-4 15

주의: 위의 모든 항목은 JEDEC에 의해 JESD79F로 [13]지정되어 있습니다.이들 사양 사이 또는 그 이상의 RAM 데이터 레이트는 모두 JEDEC에 의해 표준화되어 있지 않습니다.대부분의 경우, 보다 엄격한 내구성 또는 과전압 칩을 사용한 제조원의 최적화입니다.DDR SDRAM이 제조되는 패키지 사이즈도 JEDEC에 의해 표준화되어 있습니다.

DDR SDRAM 모듈 간 아키텍처 차이는 없습니다.모듈은 다른 클럭 주파수로 동작하도록 설계되어 있습니다.예를 들어 PC-1600 모듈은 100MHz로 동작하도록 설계되어 있으며 PC-2100은 133MHz로 동작하도록 설계되어 있습니다.모듈의 클럭 속도는 모듈의 실행이 보증되는 데이터 레이트를 나타냅니다.따라서 모듈의 실행 속도는 원래보다 낮은(언더클럭킹) 클럭 [14]레이트로 동작할 수 있습니다.

데스크톱 컴퓨터용 DDR SDRAM 모듈, 듀얼 인라인 메모리 모듈(DIMM)은 184핀(SDRAM의 168핀 또는 DDR2 SDRAM의 240핀과 달리)으로 SDRAM DIMM과 구별됩니다(DDR SDRAM은 1핀, SDRAM은 2핀).노트북용 DDR SDRAM, SO-DIMM은 200핀을 탑재하고 있습니다.이것은 DDR2 SO-DIMM과 같은 핀의 수입니다.이 두 사양은 매우 비슷하게 절단되어 있기 때문에, 올바르게 일치하지 않는 경우는 삽입시에 주의가 필요합니다.대부분의 DDR SDRAM은 2.5V의 전압으로 동작하지만 SDRAM은 3.3V입니다.이것에 의해, 소비 전력을 큰폭으로 삭감할 수 있습니다.DDR-400/PC-3200 규격의 칩 및 모듈의 공칭 전압은 2.6V입니다.

JEDEC Standard No. 21–C는 184핀 DDR에 대해 3가지 가능한 동작전압을 정의하며 중심선에 대한 키노치 위치에 의해 식별됩니다.4.5.10-7페이지에는 2.5V(왼쪽), 1.8V(가운데), TBD(오른쪽)가 정의되어 있으며 4.20.5~40페이지에는 3이 지정되어 있습니다.올바른 노치 위치에는 3V.키 노치 위치를 결정하기 위한 모듈의 방향은 왼쪽에 52개의 접촉 위치, 오른쪽에 40개의 접촉 위치입니다.

동작전압을 약간 높이면 최대속도를 높일 수 있습니다.단, 전력소비와 발열이 증가하여 오작동이나 파손의 위험이 있습니다.

용량.
DRAM 디바이스 수
칩의 수는 비ECC 모듈의 경우 8의 배수, ECC 모듈의 경우 9의 배수입니다.칩은 모듈의 한쪽(단면) 또는 양쪽(양면)을 차지할 수 있습니다.DDR 모듈당 최대 칩 수는 ECC의 경우 36개(9×4)이며, ECC 이외의 경우 32개(8×4)입니다.
ECC와 비 ECC의 비교
에러 정정 코드가 있는 모듈에는 ECC 라벨이 붙어 있습니다.에러 정정 코드가 없는 모듈에는, 비ECC 라고 하는 라벨이 붙어 있습니다.
타이밍
CAS 지연(CL), 클럭사이클 시간(tCK), 행사이클 시간(tRC), 새로 고침 행사이클 시간(tRFC), 행액티브 시간(tRAS)
버퍼링
등록된(또는 버퍼링된) 경우와 버퍼링되지 않은 경우.
패키징
통상은 DIMM 또는 SO-DIMM.
소비전력
2005년에 DDR 및 DDR2 RAM을 사용한 테스트에서는 평균 소비전력은 512 MB 모듈당1 ~ 3 W로 나타났습니다.이는 클럭 레이트와 사용 시 아이돌이 [15]아닌 증가됩니다.한 제조업체에서 다양한 유형의 [16]RAM에서 사용되는 전력을 추정하기 위한 계산기를 생산했습니다.

모듈과 칩의 특성은 본질적으로 연결되어 있습니다.

전체 모듈 용량은 칩 한 개 용량과 칩 개수의 곱이다.ECC 모듈은 오류 수정에 바이트당 1비트(8비트)를 사용하기 때문에 8/9를 곱합니다.따라서 32개의 작은 칩(ECC 메모리의 경우 36개) 또는 16(18) 또는 8(9)의 큰 칩에서 특정 크기의 모듈을 조립할 수 있습니다.

채널당 DDR 메모리버스 폭은 64비트(ECC 메모리의 경우 72비트)입니다.전체 모듈 비트 폭은 칩당 비트 수와 칩당 비트 수를 곱한 값입니다.또, 랭크(행)의 수에 DDR 메모리 버스폭을 곱한 것과 같습니다.따라서 칩 수가 많거나 ×4가 아닌 ×8의 칩을 사용하는 모듈일수록 순위가 높아집니다.

예: ECC를 갖춘1 GB PC2100 등록 DDR SDRAM 모듈 종류
모듈 크기(GB) 칩 수 칩 사이즈(Mbit) 칩 구성 등급수
1 36 256 64M×4 2
1 18 512 64M×8 2
1 18 512 128M×4 1

이 예에서는 공통 사이즈가 1GB인 실제 서버 메모리모듈을 비교합니다.1GB 메모리 모듈 구입 시 주의할 필요가 있습니다.왜냐하면 이 모든 종류의 메모리 모듈은 싱글 랭크 또는 듀얼 랭크에 관계없이1개의 가격으로 판매될 수 있기 때문입니다.

모듈 등급의 수는 사이드 수와 동일하다는 것이 일반적인 견해입니다.위의 자료에서 알 수 있듯이, 이것은 사실이 아닙니다.2면/1랭크 모듈도 있습니다.1면/2랭크 메모리 모듈에는 16(18)개의 칩이 각각 1면×8개씩 있다고 생각할 수 있지만, 그런 모듈이 만들어졌을 가능성은 거의 없습니다.

칩 특성

Samsung DDR-SDRAM 64MBit 패키지의 다이
DRAM 밀도
칩의 크기는 메가비트 단위로 측정됩니다.64M×8 칩(저밀도)을 탑재한 경우 대부분의 메인보드는 1GB 모듈만 인식합니다.128M×4(고밀도) 1GB 모듈을 사용하면 작동하지 않을 가능성이 높습니다.JEDEC 규격에서는 서버용으로 특별히 설계된 등록 모듈에만 128M×4를 허용하고 있지만 일부 범용 제조업체는 이를 [17][verification needed]준수하지 않습니다.
조직
64M×4와 같은 표기법은 메모리 매트릭스에 6400만 개의 4비트 저장 위치(뱅크 x 행 x 열의 곱)가 있음을 의미합니다.DDR 칩은 ×4, ×8, ×16 입니다.×4 칩을 사용하면 서버 환경에서 Chipkill, 메모리 스크러빙 및 Intel SDDC와 같은 고급 오류 수정 기능을 사용할 수 있으며, ×8 및 ×16 칩은 다소 저렴합니다.x8 칩은 주로 데스크톱/노트북에서 사용되지만 서버 시장에 진출하고 있습니다.보통 4개의 뱅크가 있으며 각 뱅크에서 활성화할 수 있는 행은 1개뿐입니다.

Double Data Rate(DDR; 더블 데이터 레이트) SDRAM 사양

D램 파라미터에 관한 위원회 JC-42.3의 승인 하에 작성된 투표용지 JCB-99-70에서 수정.

표준 No. 79 개정 로그:

  • 릴리즈 1, 2000년6월
  • 릴리즈 2, 2002년 5월
  • 릴리즈 C, 2003년 3월– JEDEC Standard No. [18]79C

「이 포괄적인 표준에서는, X4/X8/X16 데이터 인터페이스를 탑재한 64 Mb부터 1 Gb까지의 DDR SDRAM 에 필요한 모든 측면을 정의하고 있습니다.기능, 기능, ac 및 dc 파라미터, 패키지, 핀 할당 등입니다.이 범위는 이후 x32 디바이스 및 고밀도 디바이스에도 정식으로 적용되도록 확장될 예정입니다."

조직

PC3200은 대역폭 3,200 MB/s의 DDR-400 칩을 사용하여 200 MHz에서 동작하도록 설계된 DDR SDRAM입니다.PC3200 메모리는 상승 클럭엣지와 하강 클럭엣지 모두에서 데이터를 전송하기 때문에 유효 클럭환율은 400MHz입니다

1GB PC3200 비ECC 모듈은 보통 16개의 512Mbit 칩(각 측면에 8개씩) / (바이트당 8비트) = 1,024MB로 제조됩니다.1GB 메모리 모듈을 구성하는 개별 칩은 보통 2개의 8비트 워드로 구성되어26 있으며, 일반적으로 64M×8로 표현됩니다.이와 같이 제조된 메모리는 저밀도 RAM으로 보통 PC3200 DDR-400 [19][citation needed]메모리 사양의 메인보드와 호환됩니다.

세대

DDR(DDR1)은 DDR2 SDRAM으로 대체되었습니다.DDR은 클럭 주파수를 높이고 스루풋을 2배로 늘렸지만 DDR과 동일한 원리로 동작합니다.DDR2와 경쟁하는 것은 Rambus XDR D램이었습니다.비용과 지원 요인에 의해 DDR2가 우세했습니다.DDR2는 DDR3 SDRAM으로 대체되었습니다.DDR3 SDRAM은 버스 속도를 높이고 새로운 기능을 제공합니다.DDR3는 DDR4 SDRAM으로 대체되었습니다.DDR4 SDRAM은 2011년에 처음 생산되었으며, DDR4 SDRAM의 표준은 여전히 유동적(2012년)이며 아키텍처는 크게 변경되었습니다.

DDR의 프리페치 버퍼 깊이는 2비트이며 DDR2는 4비트입니다.DDR2의 유효 클럭 레이트는 DDR보다 높지만 초기 구현에서는 첫 번째 DDR2 모듈의 지연 시간이 길기 때문에 전체적인 퍼포먼스는 높지 않았습니다.DDR2는 레이텐시가 짧은 모듈을 이용할 [20]수 있게 되면서 2004년 말에 효력을 발휘하기 시작했습니다.

메모리 제조업체들은 DDR1 메모리를 400MHz(즉, 400MT/s 및 200MHz 외부 클럭) 이상의 유효 전송 속도로 대량 생산하는 것은 내부 속도 제한 때문에 비현실적이라고 말했습니다.DDR2는 DDR1과 유사한 내부 클럭 레이트를 사용하여 DDR1이 중단되는 지점부터 작동하지만 400MHz 이상의 유효 전송 레이트로 사용할 수 있습니다.DDR3의 진보에 의해, 프리페치 깊이를 2배로 하는 것으로써, 내부 클럭 레이트를 유지하면서, 보다 효율적인 전송 레이트를 실현하는 기능이 확장되었습니다.

DDR4 SDRAM은 16개의 뱅크, x4/x8 및 8개의 뱅크 그룹별로 4개의 뱅크를 가진 4개의 뱅크 그룹, x16 DRAM의 각 뱅크 그룹별로 4개의 뱅크를 가진 2개의 뱅크 그룹으로 구성된 고속 다이내믹 랜덤 액세스 메모리입니다.DDR4 SDRAM은 8n 프리페치 아키텍처를 사용하여 고속 동작을 실현합니다.8n 프리페치 아키텍처는 I/O 핀에서 클럭 사이클당2개의 데이터 워드를 전송하도록 설계된 인터페이스와 결합되어 있습니다.DDR4 SDRAM의 1회의 읽기 또는 쓰기 동작은 내장 DRAM 코어에서의 1회의 8n비트 폭 4클럭 데이터 전송과 I/O [21]핀에서의 8개의 대응하는 n비트 폭 반클럭 데이터 전송으로 구성됩니다.

RDRAM은 DDR SDRAM의 특히 고가의 대체품이었기 때문에 대부분의 제조원은 칩셋의 지원을 중단했습니다.DDR1 메모리의 가격은 2008년 2분기 이후 대폭 상승한 반면 DDR2의 가격은 하락했습니다.2009년 1월 1GB DDR1은 1GB [citation needed]DDR2보다 2~3배 비쌌습니다.

DDR SDRAM 세대 비교
이름. 풀어주다
연도		 작은 조각 버스 전압
(V)		 핀
제너레이션 표준. 클럭 레이트
(MHz)		 사이클 타임
(ns)		 프리
가지고 오다 		클럭 레이트
(MHz)		 전송 레이트
(MT/s)		 전송 대역
(MB/s)		 DIMM 그러니까...
DIMM 		마이크로
DIMM
DDR DDR-200 1998 100 10 2n 100 200 1600 2.5 184 200 172
DDR-266 133 7.5 133 266 2133⅓
DDR-333 166⅔ 6 166⅔ 333 2666⅔
DDR-400 200 5 200 400 3200 2.6
DDR2 DDR2-400 2003 100 10 4n 200 400 3200 1.8 240 200 214
DDR2-533 133⅓ 7.5 266⅔ 533⅓ 4266⅔
DDR2-667 166⅔ 6 333⅓ 666⅔ 5333⅓
DDR2-800 200 5 400 800 6400
DDR2-1066 266⅔ 3.75 533⅓ 1066⅔ 8533⅓
DDR3 DDR3-800 2007 100 10 8n 400 800 6400 1.5/1.35 240 204 214
DDR3-1066 133⅓ 7.5 533⅓ 1066⅔ 8533⅓
DDR3-1333 166⅔ 6 666⅔ 1333⅓ 10666⅔
DDR3-1600 200 5 800 1600 12800
DDR3-1866 233⅓ 4.29 933⅓ 1866⅔ 14933⅓
DDR3-2133 266⅔ 3.75 1066⅔ 2133⅓ 17066⅔
DDR4 DDR4-1600 2014 200 5 8n 800 1600 12800 1.2/1.05 288 260 -
DDR4-1866 233⅓ 4.29 933⅓ 1866⅔ 14933⅓
DDR4-2133 266⅔ 3.75 1066⅔ 2133⅓ 17066⅔
DDR4-2400 300 3⅓ 1200 2400 19200
DDR4-2666 333⅓ 3 1333⅓ 2666⅔ 21333⅓
DDR4-2933 366⅔ 2.73 1466⅔ 2933⅓ 23466⅔
DDR4-3200 400 2.5 1600 3200 25600
DDR5 DDR5-3200 2020 200 5 16n 1600 3200 25600 1.1 288 262
DDR5-3600 225 4.44 1800 3600 28800
DDR5-4000 250 4 2000 4000 32000
DDR5-4800 300 3⅓ 2400 4800 38400
DDR5-5000 312½ 3.2 2500 5000 40000
DDR5-5120 320 3⅛ 2560 5120 40960
DDR5-5333 333⅓ 3 2666⅔ 5333⅓ 42666⅔
DDR5-5600 350 2.86 2800 5600 44800
DDR5-6400 400 2.5 3200 6400 51200
DDR5-7200 450 2.22 3600 7200 57600

모바일 DDR

주요 기사: LPDDR

MDDR은 일부 기업에서 모바일 DDR SDRAM에 사용하는 약자입니다.Mobile DDR SDRAM은 휴대전화, 핸드헬드, 디지털오디오 플레이어 등 일부 휴대용 전자기기에서 사용되는 메모리의 일종입니다.모바일 DDR은 저전압 및 고도의 리프레시 옵션 등의 기술을 통해 전력 효율을 높일 수 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ a b "Samsung 30 nm Green PC3-12800 Low Profile 1.35 V DDR3 Review". TechPowerUp. March 8, 2012. Retrieved 25 June 2019.
  2. ^ a b "Samsung Electronics Comes Out with Super-Fast 16M DDR SGRAMs". Samsung Electronics. Samsung. 17 September 1998. Retrieved 23 June 2019.
  3. ^ a b "Samsung Demonstrates World's First DDR 3 Memory Prototype". Phys.org. 17 February 2005. Retrieved 23 June 2019.
  4. ^ Northwest Logic DDR Phy 데이터 시트 웨이백 머신에 2008-08-21 아카이브 완료
  5. ^ "Memory Interfaces Data Capture Using Direct Clocking Technique (Xilinx application note)" (PDF). xilinx.com.
  6. ^ B. Jacob; S. W. Ng; D. T. Wang (2008). Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann. p. 333. ISBN 9780080553849.{{cite book}}: CS1 maint: 작성자 파라미터 사용(링크)
  7. ^ H. L. Kalter; C.H Stapper; J. E Barth;J. Dilorenzo; C. E. Drake;J. A. Fifield; G. A. Kelley; S. C. Lewis; W. B. van der Hoeven; J. A. Jankosky (1990). "A 50-ns 16-Mb DRAM with a 10-ns data rate and on-chip ECC". IEEE Journal of Solid-State Circuits. 25 (5): 1118. Bibcode:1990IJSSC..25.1118K. doi:10.1109/4.62132.{{cite journal}}: CS1 maint: 작성자 파라미터 사용(링크)
  8. ^ "Samsung Electronics Develops First 128Mb SDRAM with DDR/SDR Manufacturing Option". Samsung Electronics. Samsung. 10 February 1999. Retrieved 23 June 2019.
  9. ^ "History: 1990s". SK Hynix. Retrieved 6 July 2019.
  10. ^ "The Love/Hate Relationship with DDR SDRAM Controllers".
  11. ^ "Iwill Reveals First DDR Motherboard - PCStats.com". www.pcstats.com. Retrieved 2019-09-09.
  12. ^ 사이클 시간은 I/O 버스 클럭 주파수의 역수입니다. 예를 들어, 클럭 사이클당 1/(100MHz) = 10ns입니다.
  13. ^ "DOUBLE DATA RATE (DDR) SDRAM STANDARD - JEDEC". www.jedec.org.
  14. ^ "What is the difference between PC-2100 (DDR-266), PC-2700 (DDR-333), and PC-3200 (DDR-400)?". Micron Technology, Inc. Archived from the original on 2013-12-03. Retrieved 2009-06-01.
  15. ^ Mike Chin: 6대의 PC 내 배전.
  16. ^ 마이크론: 2016-01-26년 웨이백 머신에 보관된 시스템 전력 계산기
  17. ^ "Low Density vs High Density memory modules". ebay.com. Archived from the original on 2012-03-03. Retrieved 2009-01-21.
  18. ^ http://www.jedec.org/download/search/JESD79F.pdf Double Data Rate (DDR; 더블 데이터 레이트) SDRAM 사양 (릴리스 F)
  19. ^ "Per bytes RAM memory access". Super User. Retrieved 2018-10-21.
  20. ^ DDR2 vs. DDR: Wayback Machine에서 2006-11-21 아카이브된 복수
  21. ^ "DDR4 SDRAM Standard JESD79-4B".

외부 링크