DDR4 SDRAM

DDR4 SDRAM
이 문서는 DDR4 SDRAM에 관한 것입니다.그래픽스 DDR4에 대해서는, 「GDDR4 SDRAM」을 참조해 주세요.비디오 게임은 Dance Dance Revolution 4th Mix를 참조하십시오.
DDR4 SDRAM
더블 데이터 레이트4 동기식 다이내믹랜덤 액세스 메모리
RAM의 종류
16 GiB-DDR4-RAM-Riegel RAM019FIX Small Crop 90 PCNT.png
16 GiB[1] DDR4-2666 1.2 V UDIMM
개발자JEDEC
유형Synchronous Dynamic Random-Access Memory(SDRAM)
시대제4세대
발매일2014년(2014년)
표준
  • DDR4-1600 (PC4-12800)
  • DDR4-1866 (PC4-14900)
  • DDR4-2133 (PC4-17000)
  • DDR4-2400 (PC4-19200)
  • DDR4-2666 (PC4-2133)
  • DDR4-2933(PC4-23466)
  • DDR4-3200 (PC4-25600)
클럭 레이트800~1600MHz
전압레퍼런스 1.2 V
전임자DDR3 SDRAM (2007)
후계자DDR5 SDRAM (2020)

Double Data Rate 4 Synchronous Dynamic Random-Access Memory(DDR4 SDRAM)는 고대역폭("더블 데이터 레이트") 인터페이스를 갖춘 동기식 다이내믹랜덤 액세스메모리입니다

2014년에 [2][3][4]시장에 출시된 D램(Dynamic Random-Access Memory)의 변형으로, 일부는 1970년대 [5]초부터 사용되었으며 DDR2 및 DDR3 기술의 고속 후계 제품입니다.

DDR4는 시그널링 전압과 물리 인터페이스가 다르기 때문에 이전 유형의 랜덤 액세스 메모리(RAM)와 호환되지 않습니다.

DDR4 SDRAM은 ECC 메모리를 [6]중심으로 2014년 2분기에 일반 시장에 출시되었으며, 비 ECC DDR4 모듈은 DDR4 [7]메모리를 필요로 하는 Haswell-E 프로세서가 출시됨에 따라 2014년 3분기에 출시되었습니다.

특징들

DDR4는 전작 DDR3에 비해 모듈 밀도와 전압 요건이 높아지고 데이터 전송 속도가 향상된다는 것이 주요 장점입니다.DDR4 규격에서는, DIMM 당 최대 16 GB 의 DDR3 에 비해, 최대 64 GB 의 용량을 사용할 수 있습니다.[1][8][failed verification]

이전 세대의 DDR 메모리와 달리 프리페치는 DDR3에서 [9]: 16 사용되는8n보다 크게 증가하지 않았습니다.기본 버스트사이즈는 8개의 64비트 워드이며 초당 읽기/쓰기 명령어를 더 많이 전송하여 대역폭을 더 크게 할 수 있습니다.이를 위해 이 규격은 D램 뱅크를 2개 또는 4개의 선택 가능한 [10]뱅크 그룹으로 분할하여 서로 다른 뱅크 그룹으로의 이체가 보다 신속하게 이루어질 수 있습니다.

소비전력은 속도에 따라 증가하므로 전압저하에 의해 무리한 전력 및 냉각요건 없이 고속운전이 가능합니다.

DDR4는 800~1600MHz(DDR4-1600~DDR4-3200)의 1.2V의 전압으로 동작하지만 400~1067MHz(DDR3-800~DDR3-2133)[11][a]의 주파수와 DDR3-2133의 전압요건은 1.5V입니다.DDR의 특성상 속도는 보통 이들 숫자의 2배로 광고됩니다(DDR3-1600 및 DDR4-2400은 일반적이며 DDR4-3200, DDR4-4800 및 DDR4-5000은 고비용입니다).DDR3의 1.35V 저전압 표준 DDR3L와 달리 DDR4L 저전압 버전은 없다.[13][14]

타임라인

첫 번째 DDR4 메모리 모듈 시제품은 삼성이 제조하여 [b]2011년 1월에 발표하였습니다.
DDR, DDR2, DDR3, DDR4 SDRAM 물리 비교
8 GB[1] DDR4 메모리 모듈 전면 및 후면
  • 2005년: JEDEC은 2007년 [17][18]DDR3가 출시되기 약 2년 전인 [16]2005년경 DDR3의 후속 제품 개발에 착수했습니다.DDR4의 고급 아키텍처는 [19]2008년에 완성될 예정입니다.
  • 2007년:[20] 2007년에 몇 가지 상세 정보가 공개되었습니다.Qimonda의 게스트 스피커가 2008년 8월 San Francisco Intel Developer Forum (IDF)[20][21][22][23]에서 프레젠테이션을 통해 자세한 내용을 공개했습니다.DDR4는 1.2볼트의 30nm 프로세스로 버스 주파수가 2133MT/s "일반" 속도, 3200MT/s "열" 속도이며,[21][23] 2013년에 1볼트로 전환되기 전에 2012년에 시장에 출시되는 것으로 설명되었습니다.
  • 2009년: 삼성은 DDR4 개발을[24] 위한 "중요한 단계"로 여겨지는 40 nm D램 칩을 2월에 검증했습니다. D램 [25]칩은 이제 막 50 nm 공정으로 이행하기 시작했습니다.
  • 2010년: 그 후, 자세한 것은 도쿄의 MemCon 2010(컴퓨터 메모리 업계 이벤트)에서 발표되었습니다.이 행사에서 JEDEC 디렉터는 "Time to rekount DDR4"[26]라는 제목의 슬라이드와 함께 "New Roadmap:보다 현실적인 로드맵은 2015년입니다」라고 말해, 일부의 Web 사이트에서는, DDR4의 도입이 2015년까지 연기되었을[27] 가능성이 높거나, 확실히[28][29] 연기되었을 가능성이 있다고 보고하고 있습니다.단, DDR4 테스트 샘플은 제조사가 대규모 상용 생산과 출시가 [2]2012년으로 예정되어 있음을 알리기 시작한 2011년 초에 발표되었습니다.
  • 2011년 1월 삼성은 30~39nm [30]공정의 2GB[1] DDR4 D램 모듈 테스트 완료 및 출시를 발표했다.1.2V로 2133MT/s의 최대 데이터 전송 레이트를 실현해, 유사 오픈 드레인 테크놀로지(그래픽스 DDR[31] 메모리에서 채용)를 채용해, 동등의 DDR3 [30][32][33]모듈보다 소비 전력을 40% 삭감합니다.
    하이닉스는 지난 4월 [2]2GB[1] DDR4 모듈을 2400MT/s, 1.2V로 생산한다고 발표하면서 2012년 [2]하반기부터 대량 생산이 시작될 것으로 예상했다.DDR4용 반도체 공정은 2012년 말부터 2014년 [34][35][needs update]사이에 30nm 이하로 이행할 것으로 예상된다.
  • 2012년 5월 마이크론은[3] 2012년 말 30nm 모듈 생산을 목표로 하고 있다고 발표했다.
    7월에 삼성은 기업용 서버 [36][37]시스템용 DDR4 SDRAM을 사용하여 업계 최초의 16GB[1] 등록 듀얼 인라인 메모리 모듈(RDIMM)을 샘플링하기 시작할 것이라고 발표했다.
    9월에 JEDEC은 DDR4의 [38]최종 사양을 발표했습니다.
  • 2013년: DDR4는 2013년 [2]D램 시장의 5%를 차지하고 2015년 [2]경에 대중 시장 채택과 50% 시장 점유율을 달성할 것으로 예상되었지만, 2013년 현재 DDR4의 채택이 지연되어 2016년 [39]이후가 되어야 시장의 과반수에 도달할 것으로 예상되고 있습니다.따라서 DDR3에서 DDR4로의 이행은 DDR3가 DDR2를 [34]넘어 대규모 시장 이행을 달성하는 데 걸린 약 5년보다 더 오래 걸립니다.이는 부분적으로 다른 컴포넌트에 필요한 변경이 컴퓨터 시스템의 다른 모든 부품에 영향을 미치기 때문에 DDR4에서 [40]작동하도록 업데이트해야 합니다.
  • 2014년 4월 하이닉스는 8기가비트 DDR4 기반 고밀도 128GB 모듈을 20nm 기술로 세계 최초로 개발했다고 발표했다.모듈은 2133MHz, 64비트 I/O로 동작하며 초당 최대 17GB의 데이터를 처리합니다.
  • 2016년 4월 삼성전자는 데이터 전송 속도가 3200Mbit/[41]s로 30% 빨라진 16~19nm 노드 체제를 의미하는 10nm급 D램 양산을 시작했다고 발표했다.이전에는 20 nm의 사이즈가 [42][43]사용되었습니다.

시장의 인식과 도입

2013년 4월, IDC의 일부였던 미국의 테크놀로지 리서치 비즈니스인 International Data Group(IDG)의 뉴스 라이터가 DDR4 SDRAM에 [44]관한 인식을 분석했습니다.결론적으로 모바일 컴퓨팅 및 기타 디바이스의 보급은 느리지만 저전력 메모리 사용의 증가, 기존 데스크톱 컴퓨팅 부문의 성장 둔화 및 메모리 제조 시장의 통합은 RAM의 이윤이 적다는 것을 의미했습니다.

그 결과, 새로운 테크놀로지에 대해 원하는 프리미엄 가격을 책정하는 것은 어려워졌고, 용량은 다른 부문으로 이동했습니다.SDRAM 제조업체와 칩셋 개발자들은 "어느 누구도 DDR4 제품에 프리미엄을 지불하고 싶어하지 않으며, 프리미엄을 받지 못할 경우 메모리를 만들고 싶어하지 않는" 어느 정도 "어려운 상황"이었다고 아이서플라이의 [44]Mike Howard에 따르면,따라서 데스크톱 컴퓨팅에 대한 소비자 정서의 전환과 인텔과 AMD가 DDR4를 지원하는 프로세서의 출시로 인해 "적극적인"[44] 성장이 발생할 수 있습니다.

인텔의 2014년 Haswell 로드맵은 Haswell-EP [45]프로세서에 DDR4 SDRAM을 최초로 사용한 것을 나타내고 있습니다.

2016년에 공개되어 2017년에 출하된 AMD의 라이젠 프로세서는 DDR4 SDRAM을 사용합니다.[46]

작동

DDR4 칩은 워드라인 부스트용으로 1.2V[9]: 16 [47][48] 전원과 2.5V 보조 공급 장치인PP [9]: 16 V를 사용합니다. 이는 DDR3 칩의 표준 1.5V와 비교되며 2013년에는 1.35V로 저전압 모델이 등장했습니다.DDR4는 2133 MT/[9]: 18 s의 전송 속도로 도입될 예정이며 2013년에는 4266 MT/s로[40] 증가할 것으로 예상됩니다.2133 MT/s의 최소 전송 속도는 DDR3 속도가 향상되었기 때문에 2133 MT/s에 이를 가능성이 높기 때문에 DDR4를 이 [34][40]속도 이하로 지정하는 것은 상업적인 이점이 거의 없다고 합니다.Techgage는 삼성의 2011년 1월 엔지니어링 샘플은 CAS 레이텐시가 13클럭으로 DDR2에서 [31]DDR3로의 이행에 필적한다고 해석했습니다.

내부 뱅크는 DIMM당 [9]: 16 최대 8등급으로 16(4개의 뱅크 셀렉트 비트)까지 증가합니다.

프로토콜 변경 사항은 다음과 같습니다.[9]: 20

  • 명령/주소 버스상의 패리티
  • 데이터 버스 반전(GDDR4 등)
  • 데이터 버스상의 CRC
  • DIMM 상의 개별 DRAM의 독립 프로그래밍을 통해 온다이 종단을 보다 효과적으로 제어할 수 있습니다.

TSV('실리콘 경유') 또는 기타 3D [34][40][49][50]스태킹 프로세스를 사용하여 메모리 밀도를 높일 수 있습니다.JEDEC에 따르면 DDR4 [50]사양에는 표준 3D 스태킹이 "처음부터" 포함되며 최대 8개의 스태킹 [9]: 12 다이도 제공됩니다.X비트랩스는 "그 결과 고밀도 DDR4 메모리 칩이 상대적으로 저렴해질 것"[40]이라고 전망했다.

스위치드 메모리 뱅크도 [34][49]서버에서는 기대되는 옵션입니다.

2008년에 Wafer Level 3D ICs Process Technology라는 책에서 차지 펌프, 전압 조절기, 추가 회로와 같은 비확장 아날로그 소자가 "대역폭을 크게 증가시켰지만 다이 면적이 훨씬 더 많이 소비된다"는 우려가 제기되었습니다.예를 들어 CRC 오류 검출, 온다이 종단, 버스트하드웨어, 프로그래밍 가능한 파이프라인, 저임피던스, 센스 암페어(저전압에 의한 비트당 감소)의 필요성 증가 등이 있습니다.그 결과 메모리 어레이 자체에 사용되는 다이의 양은 SDRAM 및 DDR1의 70~78%, DDR2의 47%, DDR3의 38%, DDR4의 30% 미만으로 [51]시간이 지남에 따라 감소했습니다.

규격은 2, 4, 8, 16GB 용량의 [1][52]×4, ×8 및 ×16 메모리 장치에 대한 표준을 정의했습니다.

DDR4 모듈에서는 대역폭과 용량에 더해 옵션으로 다음 기능을 구현할 수 있습니다.

  • ECC:신뢰성을 높이기 위해 사소한 오류를 수정하고 중대한 오류를 검출하기 위해 사용되는 추가 데이터 바이트 레인입니다.ECC를 갖춘 모듈은 추가 ECC로 식별됩니다.PC4-19200 ECC 또는 PC4-19200E는 [53]ECC를 탑재한PC4-19200 모듈입니다.
  • 「등록」(「버퍼링」)을 해 주세요.지연 시간이 길어지는 여분의 클럭을 희생해 신호를 전기적으로 버퍼링함으로써 신호의 무결성(및 잠재적으로 클럭 레이트와 물리 슬롯 용량)을 향상시킵니다.이러한 모듈은 PC4-19200R과 같은 명칭에서 추가 R로 식별됩니다.일반적으로 이 명칭을 가진 모듈은 실제로 ECC 등록되지만 'ECC'의 'E'가 항상 표시되는 것은 아닙니다.단, 등록되지 않은(일명 버퍼링되지 않은 RAM)은 PC4-19200U와 [53]같은 명칭에서 추가 U로 식별될 수 있습니다.
  • Be Load reduced module은 LR에 의해 지정되며 모든 신호의 병렬성을 유지하면서 LRDIMM 모듈이 제어선과 데이터선을 모두 버퍼링하는 방식으로 Registered/Buffered Memory와 유사합니다.따라서 LRDIMM 메모리는 시리얼 신호 형식과 병렬 신호 [53]형식 간의 변환에 의해 야기되는 FB 메모리의 성능 및 전력 소비 문제를 해결하면서 전체적으로 더 큰 최대 메모리 용량을 제공합니다.

명령어 부호화

DDR4 명령어[54] 부호화
명령어 CS
 BG1-0,
BA1-0		 행동하다
 A17
 A16
RAS		 A15
CAS		 A14
우리가		 A13
 A12
BC		 A11
 A10
액세스 포인트		 A9-0
선택 취소(동작 없음) H X
활성(활성화): 행을 엽니다. L 은행. L 행 주소
조작 없음 L V H V H H H V
ZQ 교정 L V H V H H L V 긴 V
읽기(BC, 버스트 컷) L 은행. H V H L H V BC V 액세스 포인트 기둥.
기입(AP, 자동 프리차지) L 은행. H V H L L V BC V 액세스 포인트 기둥.
할당되지 않음, 예약됨 L V v V L H H V
모든 은행 선불 L V H V L H L V H V
1개의 뱅크를 프리차지하다 L 은행. H V L H L V L V
리프레시 L V H V L L H V
모드 레지스터 세트(MR0~MR6) L 등록하세요 H L L L L L 데이터.
  • 신호 수준
    • H, High
    • L, Low
    • V(낮음 또는 높음)의 유효한 신호
    • X, 상관없다
  • 로직 레벨
    • 액티브
    • 비액티브
    • 해석되지 않다

DDR4는 여전히 기본적으로 동일한 방식으로 동작하지만 이전 세대의 SDRAM에서 사용되던 명령어 포맷에 큰 변경을 가하고 있습니다.activate(열린 행) 명령을 나타내는 새 명령 신호 ACT가 낮습니다.

activate 명령어는 다른 어떤 주소 비트보다 많은 주소 비트(16 기가비트 부분에서는 18 행 주소 비트)를 필요로 하기 때문에 표준 RAS, CAS 및 WE의 액티브한 로우 신호는 ACT가 높을 때는 사용되지 않는 상위 주소 비트와 공유됩니다.RAS=L과 CAS=의 조합이전에 활성화 명령을 인코딩한 WE=H는 사용되지 않습니다.

이전의 SDRAM 인코딩과 마찬가지로 A10은 명령어 베리안트 선택에 사용됩니다.읽기 및 쓰기 명령어 자동 프리차지, 프리차지 명령어용 뱅크 대 모든 뱅크입니다.또한 두 가지 변형 ZQ 교정 명령도 선택합니다.

DDR3와 마찬가지로 A12는 4개의 전송 후 8개의 전송 버스트 절단을 요구하기 위해 사용됩니다.뱅크는 아직 비지 상태이며 8번의 전송 시간이 경과할 때까지 다른 명령어를 사용할 수 없지만 다른 뱅크에 액세스할 수 있습니다.

또, 은행 주소의 수도 큰폭으로 증가했습니다.각 DRAM에는 뱅크주소 비트 2개(BA0, BA1) 및 뱅크그룹 비트 2개(BG0, BG1)의 4개의 뱅크셀렉트 비트가 있습니다동일한 은행 그룹 내 은행에 액세스할 때 추가적인 시간 제한이 있습니다. 다른 은행 그룹 내 은행에 액세스하는 것이 더 빠릅니다.

또, 3개의 칩 셀렉트 신호(C0, C1, C2)가 있어, 1개의 D램 패키지내에 최대 8개의 칩을 적층할 수 있습니다.이것들은 실질적으로 3개의 뱅크 셀렉트비트로 기능하여 합계 7개(128개의 뱅크 가능)가 됩니다.

표준 전송 레이트는 1600, 1866, 2133, 2400, 2666, 2933 및 3200 MT/s입니다[54][55](12 , 15 、 14 、 16 、 15 、 18 、 15 、 20 、 15 、 22 15 15 、 및 24 15 15 GHz 클럭 주파수, 더블 데이터 레이트로, 최대 속도는 DDR4-4800 ( 2400 MHz 클럭)까지 [56]시판되고 있습니다.

설계에 관한 고려 사항

Micron Technology의 DDR4 팀은 IC 및 PCB 설계의 [57]몇 가지 중요한 점을 확인했습니다.

IC 설계:[57]

  • VrefDQ 교정(DDR4 "컨트롤러에 의해 VrefDQ 교정이 수행되어야 함");
  • 새로운 어드레싱 방식('뱅크 그룹화', RAS, CAS 및 WE 명령어를 대체하는 ACT, 오류 체크용 PAR 및 경보, 데이터 버스 반전용 DBI)
  • 새로운 절전 기능(저전력 자동 리프레시, 온도 제어 리프레시, 미세 입자성 리프레시, 데이터 버스 반전 및 CMD/ADDR 레이텐시)

회로 기판 설계:[57]

  • 새로운 전원장치(1.2V에서의 VDD/VDQ 및 2.5V에서의 워드라인 부스트)
  • VrefDQ는 DRAM 내부에 공급해야 하며 VrefCA는 보드 외부에서 공급되어야 합니다.
  • DQ 핀은 의사 오픈 드레인 I/O를 사용하여 하이로 끝납니다(이는 VTT에 [57]중앙 탭된 DDR3의 CA 핀과는 다릅니다).

Rowhammer 경감 기술에는 대용량 스토리지 캐패시터, 주소 공간 레이아웃 랜덤화 및 고속 쓰기/읽기 속도에서 불안정해질 수 있는 잠재적 경계 조건을 더욱 격리하는 이중 전압 I/O 라인이 포함됩니다.

모듈 패키징

마이크론의 16GB[1] DDR4 SO-DIMM 모듈

DDR4 메모리는 240핀 DDR3 DIMM과 같은 크기의 288핀 듀얼 인라인 메모리 모듈(DIMM)로 제공되고 있습니다.핀의 간격은 같은 5인치(133.35mm) 내에서 증가된 숫자에 맞도록 (1.85mm가 아닌) 더 촘촘촘히 배치되어 있지만 높이는 31.25mm가 아니라 약간 증가합니다.라우팅이 용이하며 두께도 1.0에서 1.2mm로 증가하여 더 많은 신호 [58]레이어를 수용할 수 있습니다.DDR4 DIMM 모듈에는 엣지 커넥터가 약간 구부러져 있기 때문에 모듈 삽입 중에 모든 핀이 동시에 결합되는 것은 아니기 때문에 삽입력이 [15]낮아집니다.

DDR4 SO-DIMM은 DDR3 SO-DIMM의 204핀이 아닌 260핀으로 간격이 0.6mm가 아닌 0.5mm이며 폭은 2.0mm(69.6mm와 67.6mm)이지만 [59]높이는 30mm입니다.

Skylake 마이크로아키텍처를 위해 인텔은 DDR3 또는 DDR4 칩을 탑재할 수 있는 UniDIMM이라는 SO-DIMM 패키지를 설계했습니다.동시에 Skylake CPU의 집적 메모리 컨트롤러(IMC)는 어느 타입의 메모리에서도 동작할 수 있다고 발표된다.UniDIMM 의 목적은, DDR3 로부터 DDR4 로의 시장 이행을 지원하는 것입니다.가격과 가용성으로 인해 RAM 타입의 전환이 바람직하지 않을 수 있습니다.UniDIMM은 일반 DDR4 SO-DIMM과 핀의 치수와 수가 동일하지만 호환되지 않는 DDR4 SO-DIMM [60]소켓에서 잘못 사용하지 않도록 엣지 커넥터의 노치가 다르게 배치되어 있습니다.

모듈

JEDEC 표준 DDR4 모듈

표준.
이름.		 기억
시계
(MHz) 		I/O 버스
시계
(MHz) 		데이터.
평가하다
(MT/s)[c] 		모듈
이름.		 피크 트랜스-
페레이트
(MB/s)[d] 		타이밍
CL-tRCD-tRP 		CAS
레이텐시
(ns)
DDR4-1600J*
DDR4-1600K
DDR4-1600L		 200 800 1600 PC4-12800 12800 10-10-10
11-11-11
12-12-12		 12.5
13.75
15
DDR4-1866L*
DDR4-1866M
DDR4-1866N		 233.33 933.33 1866.67 PC4-14900 14933.33 12-12-12
13-13-13
14-14-14		 12.857
13.929
15
DDR4-2133N*
DDR4-2133p
DDR4-2133r		 266.67 1066.67 2133.33 PC4-17000 17066.67 14-14-14
15-15-15
16-16-16		 13.125
14.063
15
DDR4-2400P*
DDR4-2400R
DDR4-2400t
DDR4-2400u		 300 1200 2400 PC4-19200 19200 15-15-15
16-16-16
17-17-17
18-18-18		 12.5
13.32
14.16
15
DDR4-2666t
DDR4-2666u
DDR4-2666V
DDR4-2666w		 333.33 1333.33 2666.67 PC4-21300 21333.33 17-17-17
18-18-18
19-19-19
20-20-20		 12.75
13.50
14.25
15
DDR4-2933V
DDR4-2933w
DDR4-2933y
DDR4-2933AA		 366.67 1466.67 2933.33 PC4-23466 23466.67 19-19-19
20-20-20
21-21-21
22-22-22		 12.96
13.64
14.32
15
DDR4-3200w
DDR4-3200AA
DDR4-3200AC		 400 1600 3200 PC4-25600 25600 20-20-20
22-22-22
24-24-24		 12.5
13.75
15
CAS 레이텐시(CL)
메모리로 열 주소를 보내고 응답 데이터의 시작 사이의 클럭 주기
tRCD
행 활성화와 읽기/쓰기 사이의 클럭 사이클
tRP
행 프리차지 및 활성화 사이의 클럭 사이클

DDR4-xxxx는 비트 단위의 데이터 전송 속도를 나타내며, 일반적으로 DDR 칩을 설명하기 위해 사용됩니다.PC4-xxxxx는 전체 전송 레이트를 메가바이트/초 단위로 나타내며 모듈(어셈블리 DIMM)에만 적용됩니다.DDR4 메모리 모듈은 8바이트(64 데이터 비트) 폭의 버스를 통해 데이터를 전송하기 때문에 모듈 피크 전송 속도는 초당 전송 수를 [61]8로 곱하여 계산됩니다.

후계자

2016년 인텔 개발자 포럼에서는 DDR5 SDRAM의 미래가 논의되었습니다.사양은 2016년 말에 확정되었지만 2020년 [62]이전에는 모듈을 사용할 수 없습니다.DDR4의 대체를 목표로 하는 다른 메모리 테크놀로지(버전 3과[63] 4의 HBM)도 제안되고 있습니다.

2011년에 JEDEC은 와이드 I/O 2 표준을 발표했습니다.다이는 여러 개의 메모리 다이(die)를 스택하지만 CPU 상부에 직접 장착하여 동일한 패키지에 넣습니다.이 메모리 레이아웃은 DDR4 SDRAM보다 높은 대역폭과 뛰어난 전력 성능을 제공하며 신호 길이가 짧은 와이드 인터페이스를 제공합니다.주로 고성능 임베디드 기기 및 스마트폰과 [64][65]같은 모바일 기기에 사용되는 다양한 모바일 DDRX SDRAM 표준을 대체하는 것을 목표로 하고 있습니다.하이닉스는 이와 유사한 고대역폭 메모리(HBM)를 JEDEC JESD235로 발표했다.Wide I/O 2와 HBM은 모두 [66]DDR4보다 낮은 주파수로 동작하는 Wide I/O 2의 경우 최대 512비트 폭의 매우 넓은 병렬 메모리 인터페이스를 사용합니다.와이드 I/O2는, 스마트폰등의 고성능 컴팩트 디바이스를 대상으로 하고 있습니다.이 디바이스는 프로세서 또는 시스템 온 칩(SoC) 패키지에 통합됩니다.HBM은 그래픽 메모리와 일반 컴퓨팅을 대상으로 하며 HMC는 하이엔드 서버와 엔터프라이즈 [66]애플리케이션을 대상으로 합니다.

마이크론 테크놀로지의 하이브리드 메모리 큐브(HMC) 스택형 메모리는 시리얼 인터페이스를 사용합니다.많은 다른 컴퓨터 버스들이 병렬 버스를 직렬 버스로 대체하기 위해 이동해 왔습니다. 예를 들어 병렬 ATA를 대체한 직렬 ATA, PCI Express를 대체한 PCI 및 직렬 포트를 대체한 직렬 포트입니다.일반적으로 시리얼 버스는 스케일 업이 용이하고 와이어/트레이스가 적기 때문에 회로 기판을 [67][68][69]설계하기 쉬워집니다.

장기적으로 전문가들은 DDR4 SDRAM과 [70]그 후계기기를 대체할 수 있는 비휘발성 RAM(상변화 메모리), RRAM(저항 랜덤 액세스 메모리), MRAM(자기저항 랜덤 액세스 메모리) 등이 있을 것으로 보고 있다.

GDDR5 SGRAM은 DDR4보다 먼저 도입된 DDR3 동기 그래픽스 RAM의 그래픽스 타입으로 DDR4의 후속 제품은 아닙니다.

「 」를 참조해 주세요.

메모들

  1. ^ 공장 출하 시 오버클럭된 DDR3 메모리 모듈 중에는 최대 1600MHz의 [12][failed verification]높은 주파수로 동작하는 것이 있습니다.
  2. ^ 시제품으로서 이 DDR4 메모리 모듈은 하부에 플랫 엣지 커넥터가 있으며, 제조된 DDR4 DIMM 모듈은 약간 곡면 엣지 커넥터가 있어 모듈 삽입 시 모든 핀이 동시에 결합되는 것은 아니기 [15]때문에 삽입력이 낮아집니다.
  3. ^ 1 MT = 100만 전송
  4. ^ 1 MB = 100만 바이트

레퍼런스

  1. ^ a b c d e f g h 여기서 K, M, G 또는 T는 1024의 거듭제곱에 기초한 바이너리 프리픽스를 나타냅니다.
  2. ^ a b c d e f Marc (2011-04-05). "Hynix produces its first DDR4 modules". Be hardware. Archived from the original on 2012-04-15. Retrieved 2012-04-14.
  3. ^ a b Micron teases working DDR4 RAM, Engadget, 2012-05-08, retrieved 2012-05-08
  4. ^ "Samsung mass-produces DDR4". Retrieved 2013-08-31.
  5. ^ The DRAM Story (PDF), IEEE, 2008, p. 10, retrieved 2012-01-23
  6. ^ "Crucial DDR4 Server Memory Now Available". Globe newswire. 2 June 2014. Retrieved 12 December 2014.
  7. ^ btarunr (14 September 2014). "How Intel Plans to Transition Between DDR3 and DDR4 for the Mainstream". TechPowerUp. Retrieved 28 April 2015.
  8. ^ Wang, David (12 March 2013). "Why migrate to DDR4?". Inphi Corp. – via EE Times.
  9. ^ a b c d e f g Jung, JY (2012-09-11), "How DRAM Advancements are Impacting Server Infrastructure", Intel Developer Forum 2012, Intel, Samsung; Active events, archived from the original on 2012-11-27, retrieved 2012-09-15
  10. ^ "Main Memory: DDR4 & DDR5 SDRAM". JEDEC. Retrieved 2012-04-14.
  11. ^ "DDR3 SDRAM Standard JESD79-3F, sec. Table 69 – Timing Parameters by Speed Bin". JEDEC. July 2012. Retrieved 2015-07-18.
  12. ^ "Vengeance LP Memory — 8GB 1600MHz CL9 DDR3 (CML8GX3M1A1600C9)". Corsair. Retrieved 17 July 2015.
  13. ^ 를 클릭합니다"DDR4 – Advantages of Migrating from DDR3", Products, retrieved 2014-08-20.
  14. ^ "Corsair unleashes world's fastest DDR4 RAM and 16GB costs more than your gaming PC (probably) TechRadar". www.techradar.com.
  15. ^ a b "Molex DDR4 DIMM Sockets, Halogen-free". Arrow Europe. Molex. 2012. Retrieved 2015-06-22.
  16. ^ Sobolev, Vyacheslav (2005-05-31). "JEDEC: Memory standards on the way". Digitimes. Via tech. Archived from the original on 2013-12-03. Retrieved 2011-04-28. Initial investigations have already started on memory technology beyond DDR3. JEDEC always has about three generations of memory in various stages of the standardization process: current generation, next generation, and future.
  17. ^ "DDR3: Frequently asked questions" (PDF). Kingston Technology. Archived from the original (PDF) on 2011-07-28. Retrieved 2011-04-28. DDR3 memory launched in June 2007
  18. ^ Valich, Theo (2007-05-02). "DDR3 launch set for May 9th". The Inquirer. Archived from the original on February 5, 2010. Retrieved 2011-04-28.{{cite news}}: CS1 유지보수: 부적합한 URL(링크)
  19. ^ Hammerschmidt, Christoph (2007-08-29). "Non-volatile memory is the secret star at JEDEC meeting". EE Times. Retrieved 2011-04-28.
  20. ^ a b "DDR4 – the successor to DDR3 memory". The "H" (online ed.). 2008-08-21. Archived from the original on 26 May 2011. Retrieved 2011-04-28. The JEDEC standardisation committee cited similar figures around one year ago
  21. ^ a b Graham-Smith, Darien (2008-08-19). "IDF: DDR3 won't catch up with DDR2 during 2009". PC Pro. Archived from the original on 2011-06-07. Retrieved 2011-04-28.
  22. ^ Volker, Rißka (2008-08-21). "IDF: DDR4 als Hauptspeicher ab 2012" [Intel Developer Forum: DDR4 as the main memory from 2012]. Computerbase (in German). DE. Retrieved 2011-04-28. (영어)
  23. ^ a b Novakovic, Nebojsa (2008-08-19). "Qimonda: DDR3 moving forward". The Inquirer. Archived from the original on November 25, 2010. Retrieved 2011-04-28.{{cite web}}: CS1 유지보수: 부적합한 URL(링크)
  24. ^ Gruener, Wolfgang (February 4, 2009). "Samsung hints to DDR4 with first validated 40 nm DRAM". TG daily. Archived from the original on May 24, 2009. Retrieved 2009-06-16.
  25. ^ Jansen, Ng (January 20, 2009). "DDR3 Will be Cheaper, Faster in 2009". Dailytech. Archived from the original on June 22, 2009. Retrieved 2009-06-17.
  26. ^ Gervasi, Bill. "Time to rethink DDR4" (PDF). July 2010. Discobolus Designs. Retrieved 2011-04-29.
  27. ^ "DDR4-Speicher kommt wohl später als bisher geplant" [DDR4 memory is probably later than previously planned]. Heise (in German). DE. 2010-08-17. Retrieved 2011-04-29. (영어)
  28. ^ Nilsson, Lars-Göran (2010-08-16). "DDR4 not expected until 2015". Semi accurate. Retrieved 2011-04-29.
  29. ^ annihilator (2010-08-18). "DDR4 memory in Works, Will reach 4.266 GHz". WCCF tech. Retrieved 2011-04-29.
  30. ^ a b "Samsung Develops Industry's First DDR4 DRAM, Using 30nm Class Technology". Samsung. 2011-04-11. Retrieved 26 April 2011.
  31. ^ a b Perry, Ryan (2011-01-06). "Samsung Develops the First 30nm DDR4 DRAM". Tech gage. Retrieved 2011-04-29.
  32. ^ "Samsung Develops Industry's First DDR4 DRAM, Using 30 nm Class Technology" (press release). Samsung. 2011-01-04. Retrieved 2011-03-13.
  33. ^ Protalinski, Emil (2011-01-04), Samsung develops DDR4 memory, up to 40% more efficient, Techspot, retrieved 2012-01-23
  34. ^ a b c d e 後藤, 弘茂 [Gotou Shigehiro]. "メモリ4Gbps時代へと向かう次世代メモリDDR4" [Towards Next-Generation 4Gbps DDR4 Memory]. 2010-08-16 (in Japanese). JP: PC Watch. Retrieved 2011-04-25. (영어 번역)
  35. ^ "Diagram: Anticipated DDR4 timeline". 2010-08-16. JP: PC Watch. Retrieved 2011-04-25.
  36. ^ "Samsung Samples Industry's First DDR4 Memory Modules for Servers" (press release). Samsung. Archived from the original on 2013-11-04.
  37. ^ "Samsung Samples Industry's First 16-Gigabyte Server Modules Based on DDR4 Memory technology" (press release). Samsung.
  38. ^ Emily Desjardins (25 September 2012). "JEDEC Announces Publication of DDR4 Standard". JEDEC. Retrieved 5 April 2019.
  39. ^ 를 클릭합니다Shah, Agam (April 12, 2013), "Adoption of DDR4 memory faces delays", TechHive, IDG, archived from the original on January 11, 2015, retrieved June 30, 2013.
  40. ^ a b c d e Shilov, Anton (2010-08-16), Next-Generation DDR4 Memory to Reach 4.266 GHz, Xbit labs, archived from the original on 2010-12-19, retrieved 2011-01-03
  41. ^ 1 Mbit = 백만 비트
  42. ^ "Samsung Begins Production of 10-Nanometer Class DRAM". Official DDR4 Memory Technology News Blog. 2016-05-21. Retrieved 2016-05-23.
  43. ^ "1xnm DRAM Challenges". Semiconductor Engineering. 2016-02-18. Retrieved 2016-06-28.
  44. ^ a b c Shah, Agam (2013-04-12). "Adoption of DDR4 memory faces delays". IDG News. Retrieved 22 April 2013.
  45. ^ "Haswell-E – Intel's First 8 Core Desktop Processor Exposed". TechPowerUp.
  46. ^ "AMD's Zen processors to feature up to 32 cores, 8-channel DDR4".
  47. ^ Looking forward to DDR4, UK: PC pro, 2008-08-19, retrieved 2012-01-23
  48. ^ IDF: DDR4 – the successor to DDR3 memory (online ed.), UK: Heise, 2008-08-21, retrieved 2012-01-23
  49. ^ a b Swinburne, Richard (2010-08-26). "DDR4: What we can Expect". Bit tech. Retrieved 2011-04-28. 1, 2, 3페이지.
  50. ^ a b "JEDEC Announces Broad Spectrum of 3D-IC Standards Development" (press release). JEDEC. 2011-03-17. Retrieved 26 April 2011.
  51. ^ Tan, Gutmann; Tan, Reif (2008). Wafer Level 3-D ICs Process Technology. Springer. p. 278 (sections 12.3.4–12.3.5). ISBN 978-0-38776534-1.
  52. ^ 를 클릭합니다JESD79-4 – JEDEC Standard DDR4 SDRAM September 2012 (PDF), X devs.
  53. ^ a b c Bland, Rod. "What are the different Memory (RAM) types?".
  54. ^ a b JEDEC Standard JESD79-4: DDR4 SDRAM, JEDEC Solid State Technology Association, September 2012, retrieved 2012-10-11. 사용자 이름 "cyperpunks"와 비밀번호 "cyperpunks"는 다운로드를 허용합니다.
  55. ^ JEDEC Standard JESD79-4B: DDR4 SDRAM (PDF), JEDEC Solid State Technology Association, June 2017, retrieved 2017-08-18. 사용자 이름 "cyperpunks"와 비밀번호 "cyperpunks"는 다운로드를 허용합니다.
  56. ^ Lynch, Steven (19 June 2017). "G.Skill Brought Its Blazing Fast DDR4-4800 To Computex". Tom's Hardware.
  57. ^ a b c d "Want the latest scoop on DDR4 DRAM? Here are some technical answers from the Micron team of interest to IC, system, and pcb designers". Denali Memory Report, a memory market reporting site. 2012-07-26. Archived from the original on 2013-12-02. Retrieved 22 April 2013.
  58. ^ 를 클릭합니다MO-309E (PDF) (whitepaper), JEDEC, retrieved Aug 20, 2014.
  59. ^ "DDR4 SDRAM SO-DIMM (MTA18ASF1G72HZ, 8 GB) Datasheet" (PDF). Micron Technology. 2014-09-10. Archived from the original (PDF) on 2014-11-29. Retrieved 2014-11-20.
  60. ^ "How Intel Plans to Transition Between DDR3 and DDR4 for the Mainstream". Tech Power Up.
  61. ^ Denneman, Frank (2015-02-25). "Memory Deep Dive: DDR4 Memory". frankdenneman.nl. Retrieved 2017-05-14.
  62. ^ "Arbeitsspeicher: DDR5 nähert sich langsam der Marktreife". Golem.de.
  63. ^ Rißka, Volker. ""DDR is over": HBM3/HBM4 bringt Bandbreite für High-End-Systeme". ComputerBase.
  64. ^ Bailey, Brian. "Is Wide I/O a game changer?". EDN.
  65. ^ "JEDEC Publishes Breakthrough Standard for Wide I/O Mobile DRAM". Jedec.
  66. ^ a b "Beyond DDR4: The differences between Wide I/O, HBM, and Hybrid Memory Cube". Extreme Tech. Retrieved 25 January 2015.
  67. ^ "Xilinx Ltd – Goodbye DDR, hello serial memory". EPDT on the Net.
  68. ^ Schmitz, Tamara (October 27, 2014). "The Rise of Serial Memory and the Future of DDR" (PDF). Retrieved March 1, 2015.
  69. ^ "Bye-Bye DDRn Protocol?". SemiWiki.
  70. ^ "DRAM will live on as DDR5 memory is slated to reach computers in 2020".

외부 링크