이중 데이터 레이트

Double data rate
단일 데이터 레이트, 이중 데이터 레이트 및 쿼드 데이터 레이트 비교

컴퓨팅에서 더블 데이터 레이트(DDR)로 동작하는 컴퓨터 버스는 클럭 [1]신호의 상승 에지 및 하강 에지 양쪽의 데이터를 전송한다.이를 더블펌프, 듀얼펌프, 더블트랜지션이라고도 합니다.전환 모드라는 용어는 NAND 플래시 메모리의 맥락에서 사용됩니다.

개요

클럭 전자회로를 설계하는 가장 간단한 방법은 클럭신호의 풀사이클(상승 및 하강)당 1회의 전송을 실행하는 것입니다.단, 이를 위해서는 클럭신호가 전송당2회 변경되는 반면 데이터선은 전송당1회까지 변경되어야 합니다.고대역폭으로 동작하는 경우 신호 무결성 제한으로 인해 클럭 [citation needed]주파수가 제한됩니다.클럭의 양 에지를 이용하는 것으로, 데이터 신호는 같은 제한 주파수로 동작해, 데이터 전송 레이트를 2배로 할 수 있다.

이 기술은 AMD의 Athlon 64 프로세서의 마이크로프로세서 프론트 사이드 버스, Ultra-3 SCSI, 확장 버스(AGP, PCI-X[2]), 그래픽 메모리(GDDR), 메인 메모리(RDRAM과 DDR1 양쪽에서 DDR5까지) 및 HyperTransport 버스에 사용되고 있습니다.예를 들어 아날로그-디지털 변환기(ADC)[3] 출력 등 데이터 전송 속도가 높은 다른 시스템에 더 최근에 사용되고 있습니다.

DDR은 각 메모리 채널이 2개의 RAM 모듈에 동시에 액세스하는 듀얼 채널과 혼동하지 마십시오.2개의 테크놀로지는 서로 독립되어 있으며 많은 메인보드는 DDR 메모리를 듀얼채널 구성으로 사용하고 있습니다.

더블 또는 쿼드 펌핑의 대체 방법은 링크의 셀프클럭을 설정하는 것입니다.이 방법은 InfiniBand와 PCI Express가 선택했습니다.

대역폭과 주파수의 관계

더블 펌프 버스의 대역폭을 설명하는 것은 혼란스러울 수 있습니다.각 클럭 엣지는 비트라고 불리며 사이클당 2비트(1비트 업비트 및 다운비트)가 있습니다.기술적으로 헤르츠는 초당 사이클의 단위이지만 많은 사람들이 초당 전송 수를 말합니다.주의 깊게 사용하면 일반적으로 "500MHz, 더블 데이터 레이트" 또는 "1000MT/s"라고 하는데, 500MHz보다 빠른 신호 사이클은 없지만 많은 경우 "1000MHz 버스"라고 합니다.

DDR SDRAM은 버스 대역폭(메가바이트/초), 전송 속도 및 버스 폭(바이트)의 곱을 나타내는 기술을 대중화했습니다.100 MHz 클럭으로 동작하는 DDR SDRAM은 DDR-200(200 MT/s 데이터 전송 레이트에서는)이라고 불리며, 이 데이터 레이트로 동작하는64비트(8바이트) 와이드 DIMM은 1600 MB/s의 피크 대역폭(이론)을 따서 PC-1600이라고 불립니다.마찬가지로 1.6 GT/s 전송 레이트 DDR3-1600을 PC3-12800이라고 부릅니다.

DDR 모듈의 일반적인 명칭의 예를 다음에 나타냅니다.

이름 메모리 클럭 I/O 버스 클럭 전송 레이트 이론적인 대역폭
DDR-200, PC-1600 100 MHz 100 MHz 200 MT/s 1.6 GB/s
DDR-400, PC-3200 200MHz 200MHz 400 MT/s 3.2 GB/s
DDR2-800, PC2-6400 200MHz 400MHz 800 MT/s 6.4 GB/s
DDR3-1600, PC3-12800 200MHz 800MHz 1600 MT/s 12.8 GB/s
DDR4-2400, PC4-19200 300MHz 1200MHz 2400 MT/s 19.2 GB/s
DDR4-3200, PC4-25600 400MHz 1600MHz 3200 MT/s 25.6 GB/s
DDR5-4800, PC5-38400 300MHz 2400MHz 4800 MT/s 38.4 GB/s
DDR5-6400, PC5-51200 400MHz 3200MHz 6400 MT/s 51.2 GB/s

DDR SDRAM은 데이터 회선 상에서만 더블 데이터 레이트 시그널링을 사용합니다.주소 및 제어 신호는 클럭사이클마다 1회(정확히 말하면 클럭의 상승 에지에서) DRAM으로 송신되며 CAS 지연 등의 타이밍 파라미터는 클럭사이클로 지정됩니다.LPDDR2, GDDR5, XDR DRAM 등 일반적인 DRAM 인터페이스에서는 명령어와 주소가 더블 데이터 레이트로 송신됩니다.DDR5 에서는, DIMM 마다 2 개의 7 비트 더블 데이터 레이트 커맨드/주소 버스를 사용합니다.여기서 등록된 클럭 드라이버 칩은 각 메모리 칩에 14 비트 SDR 버스로 변환됩니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Hennessy, John L.; Patterson, David A. (2007). Computer architecture: a quantitative approach. Amsterdam: Morgan Kaufmann. p. 314. ISBN 0-12-370490-1.
  2. ^ Schmid, Patrick. "PCI Express Battles PCI-X". Tom's Hardware Guide.
  3. ^ "AD9467 ADC" (PDF) (data sheet). Analog Devices.