메모리 타이밍
Memory timings | 이 글에는 여러 가지 문제가 있다.이 문제를 개선하거나 대화 페이지에서 토의하십시오.(이러한 템플릿 메시지를 제거하는 방법 및 시기 알아보기)
|
메모리 타이밍 또는 RAM 타이밍은 메모리 모듈의 타이밍 정보를 설명한다.VLSI와 마이크로일렉트로닉스 고유의 특성 때문에 메모리 칩은 명령을 완전히 실행하는 데 시간이 필요하다.명령을 너무 빨리 실행하면 데이터가 손상되고 시스템이 불안정해진다.명령 사이의 적절한 시간이 있으면 메모리 모듈/칩을 통해 트랜지스터를 완전히 전환하고, 캐패시터를 충전하고, 메모리 컨트롤러에 정보를 다시 올바르게 전달할 수 있다.시스템 성능은 메모리를 얼마나 빨리 사용할 수 있느냐에 따라 달라지기 때문에 이 타이밍은 시스템 성능에 직접적인 영향을 미친다.
현대 동기식 동적 랜덤 액세스 메모리(SDRAM)의 타이밍은 일반적으로 클럭 사이클 단위로 CL, T, TRP, T의RCDRAS 4개 파라미터를 사용하여 표시되며, 일반적으로 하이픈으로 구분된 4개의 숫자로 표기된다(예: 7-8-8-24).네 번째(tRAS)는 종종 생략되거나, 다섯 번째인 명령 속도가 때때로 추가된다(보통 2T 또는 1T, 또한 2N, 1N으로 표기됨).이러한 파라미터는 (더 큰 전체 파라미터의 일부로) 랜덤 액세스 메모리로 실행된 특정 명령의 클럭 지연 시간을 지정한다.숫자가 낮다는 것은 명령 사이의 대기 시간이 짧다는 것을 의미한다(클록 사이클에서 결정됨).
절대 대기 시간(따라서 시스템 성능)을 결정하는 것은 타이밍과 메모리 클록 주파수 모두에 의해 결정된다.메모리 타이밍을 실제 대기 시간으로 변환할 때, 타이밍은 클럭 사이클 단위로, 이중 데이터 속도 메모리의 경우 일반적으로 인용되는 전송 속도의 절반에 해당한다는 점에 유의해야 한다.시계 주파수를 알지 못하면 한 세트의 타이밍이 다른 세트의 시간보다 "빠른"지 여부를 명시하는 것은 불가능하다.
예를 들어 DDR3-2000 메모리의 클럭 주파수는 1000MHz로 1ns 클럭 사이클을 산출한다.이 1ns 클럭에서 CAS 지연 시간은 7ns의 절대 CAS 지연 시간을 제공한다.더 빠른 DDR3-2666 메모리(1333MHz 클럭 또는 사이클당 0.75ns)는 9의 CAS 지연 시간이 더 클 수 있지만 1333MHz의 클럭 주파수에서 9 클럭 사이클을 대기하는 시간은 6.75ns에 불과하다.DDR3-2666 CL9가 DDR3-2000 CL7 메모리보다 절대 CAS 지연 시간이 적은 것도 이 때문이다.
DDR3와 DDR4의 경우, 앞에서 설명한 4개의 타이밍이 유일한 관련 타이밍은 아니며 메모리 성능에 대한 매우 짧은 개요를 제공한다.메모리 모듈의 전체 메모리 타이밍은 모듈의 SPD 칩 내부에 저장된다.DDR3와 DDR4 DIMM 모듈에서 이 칩은 PROM 또는 EEPROM 플래시 메모리 칩으로 JEDEC 표준화된 타이밍 테이블 데이터 형식을 포함하고 있다.DDR의 여러 버전 간의 표 레이아웃과 이러한 칩에 있는 다른 메모리 타이밍 정보의 예를 보려면 SPD 문서를 참조하십시오.
현대의 DIMM은 자동 구성에 권장되는 메모리 타이밍을 포함하고 있는 SPD(Serial Presence Detect) ROM 칩과 오버클럭을 통해 빠르고 쉬운[according to whom?] 성능 향상을 가능하게 하는 더 빠른 타이밍 정보(및 더 높은 전압)의 XMP 프로필을 포함하고 있다.PC의 BIOS는 사용자가 성능을 향상시키기 위한 노력(안정성이 저하될 수 있는 위험성) 또는 어떤 경우에는 (제안된 타이밍을 사용하여) 안정성을 증가시키기 위해 수동으로 타이밍 조정을 할 수 있다.[clarification needed]
참고: 메모리 대역폭은 메모리의 처리량을 측정하며, 일반적으로 대기 시간이 아닌 전송 속도에 의해 제한된다.SDRAM의 다중 내부은행에 대한 접속을 인터리빙함으로써, 최고 전송 속도에서 연속적으로 데이터를 전송할 수 있다.대역폭을 증가시키는 것은 지연 시간 내에 비용을 지불하는 것이 가능하다.특히 DDR 메모리의 연이은 세대마다 전송률은 높지만 절대적 대기 시간은 크게 변하지 않으며 특히 시장에 처음 등장할 때 신세대들은 일반적으로 이전 세대보다 대기 시간이 길다.
메모리 대역폭을 증가시키면서 메모리 지연 시간을 증가시키더라도, 다중 프로세서 및/또는 다중 실행 스레드를 사용하는 컴퓨터 시스템의 성능을 향상시킬 수 있다.대역폭을 높이면 전용 비디오 메모리는 없지만 일반 RAM을 VRAM으로 사용하는 통합 그래픽 프로세서의 성능도 향상된다.현대의 x86 프로세서는 RAM(및 다른 캐시들)에서 메모리를 선제적으로 로딩하여 실행 속도를 더욱 높이기 위해 명령 파이프라인, 주문 외 실행, 메모리 프리페치, 메모리 의존성 예측, 분기 예측 등의 기법으로 고도로 최적화되어 있다.성능 최적화에 따른 이 정도의 복잡성 때문에 메모리 타이밍이 성능에 미칠 수 있는 영향을 확실히 기술하기는 어렵다.워크로드마다 메모리 액세스 패턴이 다르며, 이러한 메모리 타이밍에 의해 성능에 다른 영향을 미친다.
| 이름 | 기호 | 정의 |
|---|---|---|
| CAS 지연 시간 | CL | 열 주소를 메모리로 보내는 것과 응답하는 데이터의 시작 사이의 주기 수입니다.올바른 행이 이미 열려 있는 DRAM에서 첫 번째 비트의 메모리를 읽는 데 걸리는 주기 수입니다.다른 숫자와는 달리, 이것은 최대가 아니라, 메모리 컨트롤러와 메모리 사이에서 합의되어야 하는 정확한 숫자다. |
| 행 주소와 열 주소 간 지연 | TRCD | 메모리 행을 열고 메모리 내의 열에 액세스하는 사이에 필요한 최소 클럭 주기 수입니다.활성 행이 없는 DRAM에서 첫 번째 비트의 메모리를 읽는 시간은RCD T + CL이다. |
| 행 프리차지 시간 | TRP | 프리차지 명령 실행과 다음 행 열기 사이에 필요한 최소 클럭 주기 수입니다.잘못된 행이 열린 DRAM에서 첫 번째 비트의 메모리를 읽는 시간은 T + TRP + CL이다RCD. |
| 행 활성 시간 | TRAS | 행 활성 명령과 프리차지 명령 실행 사이에 필요한 최소 클럭 주기 수입니다.이 시간은 내부적으로 행을 새로 고치는 데 필요한 시간이며, T와RCD 겹친다.SDRAM 모듈에서는 간단히RCD T + CL이다.그렇지 않으면 대략RCD T + 2×CL과 같다. |
주의:
| ||
BIOS에서 처리
Intel 시스템에서 메모리 타이밍 및 관리는 BIOS의 일부인 MRC(Memory Reference Code)에 의해 처리된다.[1][better source needed]
참고 항목
참조
- ^ Posted by Alex Watson, possibly repost from original content on custompc.com [unclear] (2007-11-27). "The life and times of the modern motherboard". p. 8. Archived from the original on 22 July 2012. Retrieved 23 December 2016.