XDR2 DRAM

XDR2 DRAM은 람부스가 제공한 동적 랜덤 액세스 메모리의 제안 유형이었다.2005년^[1] 7월 7일에 발표되었고, 2008년 3월 26일에 발표되었다.^{[citation needed]}Rambus는 XDR2를 XDR DRAM의 진화와 후속 기술로 설계했다.

XDR2 DRAM은 고급 그래픽 카드와 네트워킹 장비에 사용하기 위한 것이다.

램버스는 팹리스 반도체 업체로서 디자인만 생산하는데 XDR2 D램 칩을 생산하려면 메모리 제조업체와 거래를 해야 하는데, 이에 대한 관심이 눈에 띄게 부족했다.^[2]

XDR DRAM의 변경 사항

신호

XDR2 차동 데이터 라인은 높은 클럭 속도(최대 800MHz)에 더해 시스템 클럭 속도의 16배 속도로 데이터를 전송해 클록 사이클당 16비트를 전송한다.이 "Hexadecimal Data Rate"는 XDR의 8배 배다.기본 버스트 사이즈도 2배로 늘었다.

XDR과 달리 메모리 명령어는 또한 이 높은 데이터 전송 속도로 차등 지점간 링크를 통해 전송된다.커맨드 버스는 폭이 1에서 4비트 사이로 다양하다.각 비트에 2개의 와이어가 필요하지만, 이것은 여전히 12-와이어 XDR 요청 버스보다 작지만, 그것은 처리된 칩의 수와 함께 증가해야 한다.

마이크로 스레딩

현재 열려 있는 행에서 데이터를 가져올 수 있는 빈도에는 기본 제한이 있다.이것은 일반적으로 표준 SDRAM의 경우 200 MHz이고 고성능 그래픽 메모리의 경우 400–600 MHz이다.인터페이스 속도를 높이려면 내부 DRAM 주파수 제한을 위반하지 않고 인터페이스를 계속 사용 가능하도록 더 큰 데이터 블록을 가져와야 한다.16×800 MHz에서 400 MHz 컬럼 접근 속도 이내로 유지하려면 32 비트 버스트 전송이 필요하다.32비트 와이드 칩을 곱한 이 칩은 128바이트의 최소 공급량으로, 많은 애플리케이션에 불편하게 크다.

일반적인 메모리 칩은 내부적으로 4개의 사분면으로 나뉘는데, 왼쪽과 오른쪽 절반은 데이터 버스의 서로 다른 반쪽에 연결되고 위쪽 또는 아래쪽 절반은 은행 번호로 선택된다.(Thus, 일반적인 8-bank DRAM에서는 사분면당 4개의 반쪽 뱅크가 있을 것이다.) XDR2는 각 사분면을 독립적으로 다루도록 허용하기 때문에 da의 두 반쪽은 독립적으로 처리된다.ta 버스는 다른 은행으로부터 데이터를 가져올 수 있다.또한 각 하프 뱅크에서 가져온 데이터는 데이터 버스를 가득 채우는 데 필요한 데이터의 절반에 불과하며, 상위 하프 뱅크에 대한 접근은 하위 하프 뱅크에 대한 접근과 함께 대체되어야 한다.

이는 4사분면에 걸쳐 접근이 균일하게 확산되어야 한다는 제한에도 불구하고 은행 수를 효과적으로 두 배로 늘리고 최소 데이터 접근 크기를 4배 감소시킨다.^[3][4]

참조

외부 링크

• Rambus 홈 페이지의 XDR2 DRAM
• Rambus, 차세대 XDR(TM) 메모리 인터페이스 공개, 마이크로 스레딩이 가능한 8GHz XDR2 DRAM으로 전례 없는 그래픽 기능 지원
• 람부스 XDR2