복잡한 프로그램 가능 논리 소자

Complex programmable logic device
게이트가 2500개인 Altera MAX 7000 시리즈 CPLD.
Altera EPM7032 EEPROM 기반의 Complex Programmable Logic Device(CPLD) 다이다이 사이즈 3446 x 2252 µm.테크놀로지 노드1 µm

복합프로그래머블 로직디바이스(CPLD)는 PAL과 FPGA 사이의 복잡성과 양자의 아키텍처 특징을 가진 프로그래머블 로직디바이스이다.CPLD의 주요 구성 요소는 분리 정규식 및 보다 전문적인 논리 연산을 구현하는 논리를 포함하는 매크로 셀입니다.

특징들

CPLD 기능의 일부는 PAL과 공통입니다.

  • 비휘발성 컨피규레이션메모리많은 FPGA와 달리 외부 컨피규레이션 ROM은 필요하지 않으며 CPLD는 시스템 부팅 시 즉시 작동할 수 있습니다.
  • 많은 레거시 CPLD 디바이스에서 라우팅은 대부분의 논리 블록이 외부 핀에 입력 및 출력 신호를 연결하도록 제한하여 내부 상태 저장 및 심층 로직을 위한 기회를 줄입니다.이는 일반적으로 더 큰 CPLD 및 더 새로운 CPLD 제품군의 경우 요인이 되지 않습니다.

다른 기능은 FPGA와 공통입니다.

  • 다수의 게이트를 사용할 수 있습니다.CPLD는 일반적으로 수천에서 수만 개의 논리 게이트에 상당하기 때문에 다소 복잡한 데이터 처리 장치를 구현할 수 있습니다.PAL에는 일반적으로 최대 수백 개의 게이트가 있으며 FPGA에는 일반적으로 수만에서 수백만 개의 게이트가 있습니다.
  • 매크로 셀 간의 복잡한 피드백 경로를 포함하여 곱의 합계 표현보다 더 유연한 논리 및 정수 산술과 같은 일반적으로 사용되는 다양한 함수를 구현하기 위한 특수 로직을 위한 일부 조항.

대형 CPLD와 소형 FPGA의 가장 눈에 띄는 차이점은 CPLD에 온칩 비휘발성 메모리가 있다는 것입니다.CPLD를 사용하여 "부트 로더" 기능을 수행할 수 있으며, 이를 통해 자체 영구 프로그램 스토리지가 없는 다른 장치에 제어 권한을 이양할 수 있습니다.좋은 예로는 CPLD를 사용하여 비휘발성 [1]메모리에서 FPGA의 설정 데이터를 로드하는 것입니다.

구별

CPLD는 그 이전의 소형 디바이스, PLA(시그네틱스에서 최초로 출하) 및 PAL에서 진화한 단계였습니다.그 다음에는 프로그래밍 가능성을 제공하지 않는 표준 로직 제품이 등장했으며, 여러 개의 표준 로직 칩(또는 수백 개)을 물리적으로 배선함으로써 로직 기능을 구축하기 위해 사용되었습니다(일반적으로 프린트 회로 기판 또는 기판의 배선, 특히 와이어 랩 배선을 사용하는 프로토타이핑의 경우).

FPGA와 CPLD 디바이스 아키텍처의 주요 차이점은 CPLD는 내부적으로 Look-up Table(LUT; 룩업테이블)에 기반하고 있으며 FPGA는 로직블록을 사용한다는 것입니다.

「 」를 참조해 주세요.

외부 링크

Wikimedia Commons에는 복잡한 프로그램 가능한 논리 디바이스와 관련된 미디어가 있습니다.

레퍼런스

  1. ^ "Complex Programmable Logic Device". blogspot.com. May 2008. Retrieved 2013-11-17.