풀업 저항기
Pull-up resistor |
전자논리회로에서 풀업저항(PU) 또는 풀다운저항(PD)은 신호의 [1]기존 상태를 보증하기 위해 사용되는 저항입니다.일반적으로 스위치 및 트랜지스터와 같은 구성 요소와 함께 사용되며, 이는 후속 구성 요소를 접지 또는 V에 물리적으로CC 연결하는 데 방해가 됩니다.스위치를 닫으면 접지 또는CC V에 직접 연결되지만 스위치가 열려 있으면 회로의 나머지 부분이 부동 상태가 됩니다(즉, 전압이 일정하지 않습니다).
회로를 V에 연결하는CC 데 사용되는 스위치의 경우(예: 스위치 또는 버튼을 사용하여 "하이" 신호를 전송하는 경우) 회로와 접지 사이에 연결된 풀다운 저항은 스위치가 열려 있을 때 회로의 나머지 부분에 걸쳐 명확하게 정의된 접지 전압(즉, 논리 로우)을 보장합니다.회로를 접지에 연결하는 데 사용되는 스위치의 경우, 풀업 저항기(회로와CC V 사이에 연결됨)는 스위치가 열려 있을 때 명확하게 정의된 전압(예CC: V 또는 논리 하이)을 보장합니다.
개방 스위치는 무한 임피던스를 가진 컴포넌트와 동등하지 않습니다.전자의 경우 스위치가 관여하는 루프의 정지전압은 키르히호프의 법칙에 의해 결정될 수 없기 때문입니다.그 결과 오픈스위치를 수반하는 루프에만 존재하는 중요한 컴포넌트(오른쪽 예의 로직게이트 등)의 전압도 정의되지 않습니다.
풀업 저항기는 중요 컴포넌트 위에 추가 루프를 효과적으로 확립하여 스위치가 열려 있는 경우에도 전압이 명확하게 정의되도록 합니다.
풀업 저항기가 이 한 가지 목적만을 충족하고 다른 방법으로 회로를 간섭하지 않으려면 적절한 양의 저항을 사용해야 합니다.이를 위해 핵심 컴포넌트가 무한대 또는 충분히 높은 임피던스를 갖는 것으로 가정되며, 예를 들어 FET로 만들어진 로직게이트에 대해 보증된다.이 경우 스위치가 열리면 풀업 저항(임피던스가 충분히 낮음)의 전압이 실질적으로 없어지고 회로는 V에 연결된CC 와이어처럼 보입니다.한편 스위치가 닫혀 있는 경우 풀업 저항기는 접지에 대한 접속에 영향을 주지 않도록 닫힌 스위치에 비해 충분히 높은 임피던스를 가져야 합니다.이 두 조건을 조합하여 풀업 저항의 임피던스에 대한 적절한 값을 도출할 수 있지만, 일반적으로 임계 컴포넌트의 임피던스가 무한하다고 가정하여 하한만 도출됩니다.저항이 낮은 저항은 종종 "강력한" 풀업 또는 풀다운이라고 합니다. 회로가 개방되면 RC 회로에서 전압이 변화하는 것처럼 출력이 매우 빠르게 높거나 낮지만 더 많은 전류를 끌어옵니다.저항이 비교적 높은 저항은 "약한" 풀업 또는 풀다운이라고 합니다. 회로가 개방되면 출력이 더 느리게 당겨지지만 전류를 덜 끌어옵니다.기본적으로 낭비되는 에너지인 이 전류는 스위치가 닫혀 있을 때만 흐릅니다.기술적으로는 스위치가 열린 후 회로에 축적된 전하가 접지로 방출될 때까지 짧은 시간 동안 흐릅니다.
적용들
풀업 저항은 로직 게이트를 입력에 접속할 때 사용할 수 있습니다.예를 들어, 입력 신호를 저항기로 끌어당긴 다음 스위치 또는 점퍼 스트랩을 사용하여 입력을 접지에 연결할 수 있습니다.이것은 설정 정보, 옵션 선택 또는 디바이스의 트러블 슈팅에 사용할 수 있습니다.
풀업 저항은 논리 디바이스가 오픈 콜렉터 TTL 논리 디바이스 등의 전류를 소싱할 수 없는 논리 출력에 사용할 수 있다.이러한 출력은 외부 디바이스의 구동, 조합 로직의 유선 OR 기능 또는 복수의 디바이스가 접속된 논리 버스를 구동하는 간단한 방법에 사용됩니다.
풀업 저항기는 논리 소자와 동일한 회로 기판에 장착되는 개별 소자일 수 있습니다.임베디드 제어 어플리케이션용 마이크로컨트롤러에는 로직 입력용 프로그램 가능한 내부 풀업 저항이 있어 외부 컴포넌트가 많이 필요하지 않습니다.
풀업 저항기의 단점은 저항을 통해 전류가 유입될 때 소비되는 추가 전력과 활성 전류 소스에 비해 풀업 속도가 감소한다는 것입니다.특정 로직 패밀리는 풀업 저항을 통해 로직 입력에 도입되는 전원 공급 과도 현상에 영향을 받기 때문에 풀업 시 별도의 필터링된 전원을 사용해야 할 수 있습니다.
풀다운 저항은 입력이 전압 제어되므로 CMOS 로직 게이트와 함께 안전하게 사용할 수 있습니다.연결되지 않은 상태로 유지되는 TTL 로직 입력은 본질적으로 높게 플로팅되며, 입력을 강제로 낮게 하려면 훨씬 낮은 값의 풀다운 저항이 필요합니다.로직 "1"의 표준 TTL 입력은 일반적으로 소스 전류가 40μA이고 전압 레벨이 2.4V를 초과하여 50khms 이하인 풀업 저항을 허용한다고 가정하고 작동하지만 로직 "0"의 TTL 입력은 0.8V 미만의 전압에서 1.6mA를 싱크하므로 풀다운 저항이 500옴 [2]미만이어야 합니다.사용되지 않는 TTL 입력을 낮게 유지하면 더 많은 전류를 소비합니다.따라서 TTL 회로에서는 풀업 저항이 선호됩니다.
5VDC에서 동작하는 바이폴라 로직 패밀리에서는 온도 및 공급전압의 전체 동작범위에 걸쳐 필요한 로직레벨 전류를 공급하는 요건에 따라 일반적인 풀업 저항값은 1000 ~5000Ω입니다.CMOS 및 MOS 로직의 경우 로직 입력 시 필요한 누설 전류가 작기 때문에 수천 ~ 백만 옴의 훨씬 높은 저항 값을 사용할 수 있습니다.
「 」를 참조해 주세요.
레퍼런스
- ^ Platt, Charles (2012). Encyclopedia of electronic components. Volume 1, [Power sources & conversion : resistors, capacitors, inductors, switches, encoders, relays, transistors]. Sebastopol CA: O'Reilly/Make. ISBN 978-1-4493-3387-4. OCLC 824752425.
- ^ "Quadruple 2-input positive-NAND gates" (PDF). Texas Instruments. October 2003. Retrieved 2015-08-11.
