소프트 에러

Soft error
소프트웨어 오류와 혼동하지 마십시오.

전자제품과 컴퓨팅에서 소프트 에러는 신호나 기준점이 잘못된 오류의 한 유형이다. 오류는 일반적으로 설계나 시공상의 실수 또는 부품 파손으로 이해되는 결함으로 인해 발생할 수 있다. 부드러운 오류는 또한 잘못된 신호나 기준이지만, 그러한 실수나 파손을 암시하는 것으로 가정되지 않는다. 소프트 오류를 관찰한 후에는 시스템이 이전보다 신뢰성이 떨어진다는 암시가 없다. 부드러운 오류의 한 가지 원인은 우주 광선으로부터 단일 사건이 일어나기 때문이다.

컴퓨터의 메모리 시스템에서는 소프트 에러가 프로그램이나 데이터 값의 지시를 바꾼다. 소프트 오류는 일반적으로 컴퓨터를 콜드 부팅하여 해결할 수 있다. 소프트 에러는 시스템의 하드웨어를 손상시키지 않는다. 유일한 손상은 처리 중인 데이터의 손상이다.

소프트 에러에는 칩 레벨 소프트 에러와 시스템 레벨 소프트 에러 두 종류가 있다. 칩 수준의 소프트 오류는 입자가 칩에 부딪힐 때 발생한다. 예를 들어, 실리콘에 착륙하는 우주선의 이차 입자가 죽을 때 발생한다. 특정 속성을 가진 입자가 메모리 셀에 닿으면 셀의 상태가 다른 값으로 변경될 수 있다. 이 예에서 원자 반응은 너무 작아서 칩의 물리적 구조를 손상시키지 않는다. 시스템 수준 소프트 오류는 처리 중인 데이터가 노이즈 현상에 부딪힐 때, 일반적으로 데이터가 데이터 버스에 있을 때 발생한다. 컴퓨터는 노이즈를 데이터 비트로 해석하려고 하는데, 이는 프로그램 코드의 어드레싱이나 처리에 오류를 일으킬 수 있다. 나쁜 데이터 비트는 메모리에 저장되어 나중에 문제를 일으킬 수도 있다.

감지될 경우, 오류 데이터 대신 올바른 데이터를 다시 작성하여 소프트 오류를 수정할 수 있다. 신뢰성이 높은 시스템은 오류 수정을 사용하여 즉시 소프트 오류를 수정한다. 그러나, 많은 시스템에서, 정확한 데이터를 결정하는 것은 불가능할 수도 있고, 심지어 오류가 존재한다는 것을 발견하는 것조차 불가능할 수도 있다. 또한 보정이 발생하기 전에 시스템이 충돌했을 수 있으며, 이 경우 복구 절차에는 재부팅이 포함되어야 한다. 소프트 오류는 예를 들어 저장 회로의 전자 등 데이터에 대한 변화를 수반하지만 물리적 회로 자체인 원자에 대한 변화는 아니다. 데이터를 다시 작성하면 회로가 다시 완벽하게 작동한다. 소프트 에러는 전송선, 디지털 로직, 아날로그 회로, 자기 저장장치 등에서 발생할 수 있지만, 반도체 저장장치에서는 가장 일반적으로 알려져 있다.

임계충전

회로가 부드러운 오차를 경험하는지 여부는 들어오는 입자의 에너지, 충격의 기하학, 타격의 위치, 논리 회로의 설계에 달려 있다. 캐패시턴스가 높고 논리 전압이 높은 논리 회로에 오류가 발생할 가능성이 적다. 이 정전용량과 전압의 조합은 로직 레벨을 변화시키는 데 필요한 임계 전하 파라미터crit Q로 설명된다. Q에 의해 설명된다. Q가crit 높으면 소프트 오차가 적다는 뜻이다. 불행하게도crit Q가 높을수록 논리 게이트가 느리고 전력 소모가 크다는 뜻이기도 하다. 여러 가지 이유로 바람직한 칩 특징 크기와 공급 전압의 감소는crit Q를 감소시킨다. 따라서 칩 기술이 발전함에 따라 소프트 에러의 중요성이 증가한다.

논리 회로에서 Q는crit 회로 노드에서 출력으로 전압 펄스가 전파되고 신뢰할 수 있게 래치될 수 있는 충분한 지속시간과 크기를 갖도록 하기 위해 필요한 최소 유도 충전량으로 정의된다. 논리 회로에는 타격할 수 있는 많은 노드가 포함되어 있고, 각 노드는 고유한 캐패시턴스와 출력으로부터의 거리를 가질 수 있으므로, Q는crit 일반적으로 노드당 특성이 있다.

소프트 오류의 원인

패키지 붕괴의 알파 입자

소프트 에러들은 1970년대에 다이내믹 램의 도입으로 널리 알려지게 되었다. 이러한 초기 장치에서는 세라믹 칩 포장 재료가 소량의 방사성 오염물질을 함유하고 있었다. 과도한 연성 오류를 피하기 위해 매우 낮은 붕괴율이 필요하며, 칩 회사들은 그 이후로 가끔 오염 문제를 겪었다. 필요한 물질적 순도를 유지하는 것은 극도로 어렵다. 대부분의 회로의 신뢰성 있는 성능을 위해 중요 포장재에 대한 알파 입자 방출 속도를 cm당2 시간당 0.001계수(cph/cm2) 이하로 제어해야 한다. 비교를 위해, 일반적인 신발 밑창의 카운트 레이트는 0.1에서 10 cph/cm2 사이이다.

패키지 방사능 붕괴는 보통 알파 입자 방출에 의한 연성 오차를 일으킨다. 양전하 알파 입자는 반도체를 통해 이동하며 그곳의 전자의 분배를 방해한다. 교란이 충분히 크면 디지털 신호가 0에서 1로 바뀌거나 반대로 변할 수 있다. 결합논리학에서는 이러한 효과는 일시적이며, 아마도 1 나노초 정도 지속되며, 이것은 결합논리의 소프트 에러에 대한 도전을 대부분 눈치채지 못하게 만들었다. 래치나 RAM과 같은 순차적 논리에서는 이러한 일시적 이체도 나중에 판독할 수 있도록 무기한 저장될 수 있다. 따라서 설계자는 보통 저장 회로의 문제를 훨씬 더 잘 알고 있다.

2011년 블랙햇 논문은 인터넷 DNS 시스템에서 그러한 비트플립이 실제 보안에 미치는 영향에 대해 논한다. 이 논문은 다양한 공통 영역에 대한 비트 플립 변화로 인해 하루 최대 3,434건의 부정확한 요청을 발견했다. 이러한 비트 플립의 대부분은 아마도 하드웨어 문제 때문일 것이지만, 일부는 알파 입자 때문일 수 있다.[1] 이러한 비트 플립 오류는 비트쿼팅의 형태로 악의적인 행위자들에 의해 이용될 수 있다.

아이작 아시모프는 1950년대 소설에서 우연히 알파 입자 RAM 오류를 예측한 것을 축하하는 편지를 받았다.[2]

정력적인 중성자와 양성자를 생성하는 우주선

일단 전자업계가 패키지 오염물질을 어떻게 통제할지를 결정하자 다른 원인들도 작용하고 있는 것이 분명해졌다. 제임스 F. 지글러는 IBM에서 작업 프로그램을 이끌었고, 그 결과 다수의 논문 발표(Ziegler와 Lanford, 1979년)에서 우주 광선이 부드러운 오류를 일으킬 수 있다는 것을 증명했다. 사실, 현대의 장치에서는 우주 광선이 주된 원인일 수 있다. 우주선의 1차 입자는 일반적으로 지구 표면에 도달하지는 않지만, 에너지 넘치는 2차 입자의 소나기를 만들어낸다. 지구 표면에서는 부드러운 오류를 일으킬 수 있는 입자의 약 95%가 정력적인 중성자이고 나머지는 양성자와 피온으로 구성되어 있다.[3] IBM은 1996년 램의 256MiB당 월 1개의 오류가 데스크톱 컴퓨터에 예상된다고 추정했다.[4] 이 정력 중성자의 유동은 연성 오류 문헌에서 일반적으로 "우주선"이라고 불린다. 중성자는 충전되지 않아 스스로 회로를 교란할 수 없지만 칩 안에 있는 원자의 핵에 의해 중성자 포획을 겪는다. 이 과정은 알파 입자와 산소 핵과 같은 충전된 2차선 생성으로 이어질 수 있으며, 이는 부드러운 오류를 일으킬 수 있다.

우주 광속은 고도에 따라 달라진다. 해발에서 40.7°N, 74°W의 공통 기준 위치의 경우(뉴욕시, 뉴욕시, 뉴욕시, 미국시) 유량은 약 14 중성자/cm2/시간이다. 동굴에 시스템을 묻으면 우주선이 유발하는 부드러운 오류의 발생률이 무시할 수 있는 수준으로 감소한다. 대기의 낮은 수준에서는 유속이 해수면 위 고도에서 1000m(1000ft당 1.3) 증가할 때마다 약 2.2배 증가한다. 산 정상에서 작동하는 컴퓨터는 해수면에 비해 소프트 에러 발생률이 엄청나게 높다. 항공기의 상승률은 해수면 상승률의 300배 이상일 수 있다. 이는 위치에 따라 변경되지 않는 패키지 붕괴로 인한 소프트 에러와는 대조적이다.[5] 인텔은 칩 밀도가 높아짐에 따라 우주선에 의한 오류가 증가해 설계의 제약요인이 될 것으로 기대하고 있다.[4]

우주선 연성 오차의 평균 속도는 태양 흑점 활동에 반비례한다. 즉, 평균 우주선 소프트 오류의 수는 태양 흑점 주기의 활성 부분에서는 감소하고 조용한 부분에서는 증가한다. 이 직관에 반하는 결과는 두 가지 이유로 발생한다. 태양은 일반적으로 지구의 상층 대기로 침투하여 입자 샤워를 만들 수 있는 1 GeV 이상의 에너지를 가진 우주선 입자를 생성하지 않기 때문에 태양속의 변화는 오차의 수에 직접적인 영향을 미치지 않는다. 또한, 활성 태양 기간 동안 태양 유량의 증가는 더 높은 에너지 우주 광선에 대해 약간의 추가적인 차폐를 제공하는 지구의 자기장을 재구성하는 효과를 가지고 있어, 샤워를 일으키는 입자 수의 감소를 초래한다. 어떤 경우에도 그 효과는 상당히 작아서 뉴욕시의 에너지 중성자속 ±7%의 변조를 초래한다. 다른 지역도 마찬가지로 영향을 받는다.[citation needed]

한 실험은 해수면에서의 연성 오차율을 D램 칩당 5,950 고장 시간(FIT = 10억 시간 당 고장)으로 측정했다. 50피트(15m)가 넘는 암석에 의해 차폐된 지하 금고로 같은 시험 설정을 이동시켜 모든 우주 광선을 효과적으로 제거했을 때, 부드러운 오차가 전혀 기록되지 않았다.[6] 이 시험에서 다른 모든 연성오차의 원인은 우주선에 의한 오차율에 비해 너무 작아서 측정할 수 없다.

우주선에 의해 생성되는 에너지 중성자는 물질에 의해 산란되면서 운동 에너지의 대부분을 상실하고 주변과 열 평형에 도달할 수 있다. 결과 중성자는 단순히 열 중성자라고 하며 25 °C에서 평균 운동 에너지가 약 25 밀리셀렉트론 볼트(millielectron-volts)이다. 열 중성자는 자연적으로 발생하는 우라늄이나 토륨의 붕괴와 같은 환경 방사선원에 의해서도 생성된다. 우주선 샤워 이외의 선원에서 나오는 열 중성자 유량은 지하 위치에서 여전히 눈에 띄며 일부 회로의 연성 오류의 중요한 원인이 될 수 있다.

열 중성자

주변과 열 평형을 이룰 때까지 운동에너지를 상실한 중성자는 일부 회로에 연성 오차의 중요한 원인이 된다. 낮은 에너지에서 많은 중성자 포획 반응은 훨씬 더 가능성이 높아지며 특정 물질의 핵분열을 초래하여 핵분열 부산물로 전하된 2차세포를 생성하게 된다. 일부 회로에서는 붕소의 B 동위원소 핵에 의한 열 중성자 포획이 특히 중요하다. 이 핵반응은 알파 입자인 리핵과 감마선의 효율적인 생산물이다. 충전된 입자 중 하나(알파 또는 Li)가 임계 회로 노드에 약 5µm 근접하게 생성될 경우 소프트 오차를 일으킬 수 있다. B에 대한 캡처 단면은 크기가 6배 작으며 소프트 오차의 원인이 되지 않는다.[7]

보론은 특히 가장 낮은 회로의 상호연결 층에 있는 절연체인 BPSG에 사용되어 왔다. 붕소를 포함하면 유리의 용해 온도를 낮춰 리플로우 및 평면화 특성이 개선된다. 이 애플리케이션에서 유리는 무게로 4%에서 5%의 붕소 함량으로 제조된다. 자연적으로 발생하는 붕소는 20% B이고 나머지는 B 동위원소다. 소프트 오류는 일부 오래된 통합 회로 프로세스의 이 중요한 하위 계층에서 높은 B 레벨에 의해 발생한다. p형 도판트로서 낮은 농도로 사용되는 붕소-11은 소프트 에러에 기여하지 않는다. 집적회로 제조업체들은 주로 이 문제로 인해 개별 회로 구성부품의 크기가 150nm로 감소할 때까지 붕산된 유전체를 제거했다.

중요한 설계에서는 이러한 영향을 방지하고 따라서 연성 오류율을 줄이기 위해 거의 전적으로 붕소-11로 유지되는 고갈된 붕소를 사용한다. 붕소-11은 원자력 산업의 부산물이다.

의료 전자 기기의 응용에 있어 이 소프트 오류 메커니즘은 매우 중요할 수 있다. 중성자는 10 MeV 이상의 광자 빔 에너지를 사용하여 고에너지 암 방사선 치료 중에 생성된다. 이러한 중성자는 치료실의 장비와 벽에서 산란되어 열 중성자 유속이 일반 환경 중성자 유속보다 약 40 × 106 더 높아짐에 따라 감속된다. 이 높은 열 중성자속은 일반적으로 매우 높은 소프트 오류의 비율과 그로 인한 회로 상해를 초래할 것이다.[8][9]

기타원인

소프트 오류는 유도성 또는 용량성 크로스스토크와 같은 무작위 노이즈 또는 신호 무결성 문제로도 발생할 수 있다. 그러나 일반적으로 이러한 선원은 방사선 효과와 비교할 때 전체 연성 오차율에 대한 작은 기여를 나타낸다.

일부 테스트에서는 DRAM 메모리 셀의 격리가 인접 셀에 대한 특수하게 조작된 액세스의 의도하지 않은 부작용에 의해 회피될 수 있다는 결론을 내린다. 따라서 DRAM에 저장된 데이터에 접근하면 메모리 셀이 전하를 누설하고 전기적으로 상호작용하게 되는데, 이는 현대 메모리에서의 높은 셀 밀도로 인해 원래 메모리 액세스에서 실제로 다루지 않았던 근처의 메모리 행의 내용이 변경된다.[10] 이 효과는 행 해머라고 알려져 있으며, 일부 특권 상승 컴퓨터 보안 악용에도 사용되었다.[11][12]

소프트 오류에 대한 설계

소프트 오류 완화

설계자는 올바른 반도체, 패키지 및 기판 재료, 올바른 기기 기하학적 구조를 선택하면서 현명한 기기 설계로 소프트 오류 발생률을 최소화하려고 시도할 수 있다. 그러나 이는 장치 크기와 전압을 줄이고, 작동 속도를 증가시키며, 전력 소모를 줄여야 하는 필요성에 의해 제한되는 경우가 많다. UPS에 대한 장치의 민감성은 JEDEC JESD-89 표준을 사용하여 업계에서 설명된다.

디지털 회로의 연성 오류율을 줄이는 데 사용할 수 있는 한 가지 기법을 방사선 경화라고 한다. 여기에는 유효 Qcrit 값을 증가시키기 위해 선택된 회로 노드에서 캐패시턴스를 증가시키는 것이 포함된다. 이것은 노드의 논리 값이 뒤집힐 수 있는 입자 에너지의 범위를 감소시킨다. 방사선 경화는 종종 노드에서 배수/발생 영역을 공유하는 트랜지스터의 크기를 증가시킴으로써 이루어진다. 방사선 경화의 면적과 전력 오버헤드는 설계에 제약될 수 있으므로 이 기법은 타격 시 소프트 오차가 발생할 가능성이 가장 높을 것으로 예측되는 노드에 선택적으로 적용되는 경우가 많다. 어떤 노드가 가장 취약한지를 예측할 수 있는 툴과 모델은 소프트 에러 분야에서 과거와 현재 연구의 대상이다.

소프트 오류 탐지

하드웨어와 소프트웨어 기법을 모두 사용하여 프로세서와 메모리 자원의 소프트 오류를 해결하는 작업이 있었다. 여러 연구 노력이 하드웨어 기반 중복 멀티스레딩을 통한 오류 감지 및 복구를 제안함으로써 소프트 오류를 해결했다.[13][14][15] 이러한 접근방식은 출력에서 오류를 식별하기 위해 애플리케이션 실행을 복제하기 위해 특수 하드웨어를 사용했으며, 이로 인해 하드웨어 설계 복잡성과 비용이 증가했으며, 여기에는 고성능 오버헤드가 포함된다. 반면에 소프트웨어 기반 소프트 오류 허용 체계는 유연하며 상용 기성 마이크로프로세서에 적용할 수 있다. 많은 작품들이 소프트 에러 검출에 대한 컴파일러 레벨 명령 복제와 결과 확인을 제안한다. [16][17] [18]

소프트 오류 수정

주요 기사: ECC 메모리

설계자는 소프트 에러가 발생한다는 것을 수용하도록 선택할 수 있으며, 적절한 에러 감지 및 교정을 통해 시스템을 설계하여 우아하게 복구할 수 있다. 일반적으로 반도체 메모리 설계에서는 각 단어에 중복 데이터를 통합하여 오류 수정 코드를 만들기 위해 정방향 오류 수정을 사용할 수 있다. 또는 롤백 에러 수정을 사용하여 패리티와 같은 에러 검출 코드로 소프트 에러를 검출하고, 다른 소스의 정확한 데이터를 다시 쓸 수 있다. 이 기술은 쓰기-쓰루 캐시 메모리에 종종 사용된다.

로직 회로의 소프트 오류는 내결함성 설계 기법을 사용하여 감지되고 수정되는 경우가 있다. 여기에는 종종 중복 회로의 사용이나 데이터 연산이 포함되며, 일반적으로 회로 면적, 성능 저하 및/또는 더 높은 전력 소비로 발생한다. 3중 모듈 중복성(TMR) 개념을 채택하여 로직 회로에 매우 높은 소프트 오류 신뢰성을 보장할 수 있다. 이 기법에서는 동일한 데이터에 대해 동일한 회로 계산의 동일한 복사본 3개와 출력을 다수 투표 논리로 공급하여 최소 3개 사례 중 2개에서 발생한 값을 반환한다. 이러한 방식으로 소프트 에러로 인한 한 회로의 고장은 다른 두 회로가 올바르게 작동한다고 가정할 때 폐기된다. 그러나 실제로는 200% 이상의 회로 면적과 필요한 전력 오버헤드를 감당할 수 있는 설계자는 거의 없으므로 대개 선택적으로만 적용한다. 로직 회로의 소프트 오류를 수정하기 위한 또 다른 일반적인 개념은 한 회로가 동일한 데이터에 대해 여러 번 작동하고 이후의 평가를 일관성 있게 비교하는 시간적(또는 시간적) 중복성이다. 그러나 이러한 접근방식은 종종 성능 오버헤드, 면적 오버헤드(데이터 저장에 래치 복사본을 사용하는 경우) 및 전력 오버헤드를 발생시키지만 모듈형 이중화보다 상당히 면적 효율적이다.

전통적으로, DRAM은 데스크톱과 서버 컴퓨터 시스템(서버 컴퓨터의 ECC RAM 보급률 참조)에서 DRAM이 취약한 기기 표면적의 대부분을 차지했기 때문에 소프트 오류를 줄이거나 해결하려는 탐색에서 가장 많은 관심을 받아왔다. DRAM 민감도에 대한 하드 수치는 구하기 어렵고 설계, 제작 공정 및 제조업체에 따라 상당히 다르다. 1980년대 기술 256킬로비트 DRAMS는 단일 알파 입자에서 5~6비트의 클러스터가 뒤집힐 수 있었다. 현대의 D램은 형상의 크기가 훨씬 작기 때문에 비슷한 양의 전하가 축적되면 더 많은 비트가 쉽게 뒤집힐 수 있다.

오류 감지 및 보정 회로의 설계는 소프트 오류가 보통 칩의 매우 작은 영역에 위치한다는 사실에 의해 도움을 받는다. 높은 에너지 사건은 다세포 변질을 일으킬 수 있지만 보통 기억의 한 세포만 영향을 받는다. 기존의 메모리 레이아웃은 보통 칩에 많은 다른 수정 단어들을 인접하게 배치한다. 그래서 멀티셀 이변도 하나의 수정 단어로 멀티비트 이변이 아니라 복수의 수정 단어로 여러 개의 분리된 단일 비트 이변만 초래하게 된다. 따라서 코드를 수정하는 오류는 발생할 수 있는 모든 소프트 오류에 대처하기 위해 각 수정 단어에서 하나의 오류만을 처리할 필요가 있다. '멀티 셀'이라는 용어는 그 셀들이 어떤 수정 단어에 속하든 기억의 여러 셀에 영향을 미치는 업셋에 사용된다. '멀티 비트'는 단일 수정 단어에 있는 여러 비트가 오류일 때 사용된다.

결합 논리의 소프트 오류

단일 사건 이상(SEU)이 부드러운 오류가 되도록 전파되는지 여부를 결정하는 결합논리의 세 가지 자연적 마스킹 효과는 전기 마스킹, 논리적 마스킹, 시간적(또는 타이밍 윈도우) 마스킹이다. 오프패스 게이트 입력이 게이트 출력의 논리적 전환을 방해하기 때문에 SEU의 전파가 출력 래치에 도달하는 것을 차단할 경우 SEU는 논리적으로 마스킹된다. SEU는 신호가 전파 경로에 있는 게이트의 전기적 특성에 의해 감쇠되어 결과 펄스가 신뢰성 있게 래치될 수 있는 충분한 크기가 되지 않는 경우 전기적으로 마스킹된다. SEU는 잘못된 펄스가 출력 래치에 도달하면 일시적으로 마스킹되지만 래치가 실제로 고정되도록 트리거되는 시점까지 충분히 가까이 발생하지는 않는다.

세 가지 마스킹 효과가 모두 발생하지 않으면 전파된 펄스가 래치가 되고 논리 회로의 출력은 잘못된 값이 된다. 회로 작동의 맥락에서 이 잘못된 출력 값은 소프트 오류 이벤트로 간주될 수 있다. 그러나, 마이크로 아키텍처 수준의 관점에서, 영향을 받은 결과는 현재 실행 중인 프로그램의 출력을 변경하지 않을 수 있다. 예를 들어, 잘못된 데이터는 사용 전에 덮어쓰거나 후속 로직 작업에서 마스킹하거나 또는 결코 사용되지 않을 수 있다. 잘못된 데이터가 프로그램 출력에 영향을 미치지 않는 경우 마이크로 아키텍처 마스킹의 예라고 간주한다.

소프트 에러율

소프트 에러 레이트(SUR)는 기기나 시스템이 소프트 에러에 부딪히거나 소프트 에러에 부딪힐 것으로 예측되는 속도를 말한다. 일반적으로 FIT(고장 시간) 또는 MTBF(평균 고장 시간)로 표현된다. 고장 시간을 정량화하기 위해 채택된 단위를 FIT라고 하는데, 이는 10억 시간의 장치 작동 시간 당 1개의 오류에 해당한다. MTBF는 일반적으로 기기 작동의 수년에 걸쳐 주어진다. 예를 들어, 1 FIT는 1년 MTBF보다 오차 간격이 114,077배 긴 것과 같다.

많은 전자 시스템이 회로의 예상 수명을 초과하는 MTBF를 가지고 있지만, SER은 제조자나 고객에게 여전히 허용되지 않을 수 있다. 예를 들어, 시스템에 적절한 소프트 오류 보호 기능이 없는 경우 현장에서 소프트 오류로 인한 백만 개 회로당 많은 고장을 예상할 수 있다. 현장에서 몇 가지 제품이라도 실패하면, 특히 재앙이 닥친다면, 그것을 디자인한 제품과 회사의 명성을 더럽힐 수 있다. 또한 시스템 고장의 비용이 시스템 자체의 비용을 훨씬 초과하는 안전 또는 비용 크리티컬 애플리케이션에서 수명당 소프트 오류 고장의 1% 가능성은 고객이 수용할 수 없을 정도로 높을 수 있다. 따라서 대량으로 시스템을 제조하거나 극도로 높은 신뢰성을 요구하는 경우 낮은 SER에 대해 설계하는 것이 유리하다.

참고 항목

참조

  1. ^ Artem Dinaburg (July 2011). "Bitsquatting - DNS Hijacking without Exploitation" (PDF).
  2. ^ 골드(1995년) : "이 편지는 미래에 대한 또 다른 놀라운 과학적 예측, 즉 1977년에 처음 관찰되었지만 1957년에 강철 동굴에서 당신이 쓴 알파 입자 방출로 인한 동적 랜덤-액세스 메모리(DRAM) 논리 뒤집기 문제에 대한 예측을 알리고 축하하기 위한 것이다." [참고: 사실, 1952년.] "이러한 고장은 실리콘 장치를 캡슐화하는 데 사용되는 포장 재료에 존재하는 미량의 방사성 원소에 의해 야기된다... 1950년대에 출판된 당신의 책 "철강의 동굴"에서 당신은 알파 입자 방출기를 사용하여 이야기 속의 로봇들 중 하나를 '살인'하는데, 그것의 양전자 뇌를 파괴하는 것이다. 물론 이것은 내가 들어본 그 어떤 것보다도 뒤틀린 논리를 묘사하는 좋은 방법이다... 1978년과 1979년에 반도체 소자의 신뢰성 분야에서 가장 중요한 과학적 공헌에 대해 몇 개의 국제적인 상을 정점으로 한 우리의 수백만 달러의 연구는 사건이 일어나기 20년 전에 실질적으로 정확한 형태로 예측되었다[참고: 25년, 실제로].
  3. ^ Ziegler, J. F. (January 1996). "Terrestrial cosmic rays" (PDF). IBM Journal of Research and Development. 40 (1): 19–40. doi:10.1147/rd.401.0019.
  4. ^ a b Simonite, Tom (March 2008). "Should every computer chip have a cosmic ray detector?". New Scientist. Archived from the original on 2011-12-02. Retrieved 2019-11-26.
  5. ^ Gordon, M. S.; Goldhagen, P.; Rodbell, K. P.; Zabel, T. H.; Tang, H. H. K.; Clem, J. M.; Bailey, P. (2004). "Measurement of the flux and energy spectrum of cosmic-ray induced neutrons on the ground". IEEE Transactions on Nuclear Science. 51 (6): 3427–3434. Bibcode:2004ITNS...51.3427G. doi:10.1109/TNS.2004.839134. ISSN 0018-9499. S2CID 9573484.
  6. ^ Dell, Timothy J. (1997). "A White Paper on the Benefits of Chipkill-Correct ECC for PC Server Main Memory" (PDF). ece.umd.edu. p. 13. Retrieved 2021-11-03.{{cite web}}: CS1 maint : url-status (링크)
  7. ^ Baumann, R.; Hossain, T.; Murata, S.; Kitagawa, H. (1995). "Boron compounds as a dominant source of alpha particles in semiconductor devices". 33rd IEEE International Reliability Physics Symposium. pp. 297–302. doi:10.1109/RELPHY.1995.513695. ISBN 978-0-7803-2031-4. S2CID 110078856.
  8. ^ Wilkinson, J. D.; Bounds, C.; Brown, T.; Gerbi, B. J.; Peltier, J. (2005). "Cancer-radiotherapy equipment as a cause of soft errors in electronic equipment". IEEE Transactions on Device and Materials Reliability. 5 (3): 449–451. doi:10.1109/TDMR.2005.858342. ISSN 1530-4388. S2CID 20789261.
  9. ^ Franco, L, Gomez, F, Iglesias, A, Pardo, J, Pazos, A, Pena, J, Zapata, M, SEUs on Commercial SRAM on RADECS Procedures, 2005년 9월 임상 리나크 시설에서 생산된 저에너지 중성자에 의해 유도된 SRAM에 관한 SEUs.
  10. ^ Park, Kyungbae; Baeg, Sanghyeon; Wen, ShiJie; Wong, Richard (October 2014). "Active-precharge hammering on a row induced failure in DDR3 SDRAMs under 3× nm technology". Active-Precharge Hammering on a Row Induced Failure in DDR3 SDRAMs under 3x nm Technology. IEEE. pp. 82–85. doi:10.1109/IIRW.2014.7049516. ISBN 978-1-4799-7308-8. S2CID 14464953.
  11. ^ Kim, Yoongu; Daly, Ross; Kim, Jeremie; Fallin, Chris; Lee, Ji Hye; Lee, Donghyuk; Wilkerson, Chris; Lai, Konrad; Mutlu, Onur (2014-06-24). "Flipping Bits in Memory Without Accessing Them: An Experimental Study of DRAM Disturbance Errors" (PDF). ece.cmu.edu. IEEE. Retrieved 2015-03-10.
  12. ^ Goodin, Dan (2015-03-10). "Cutting-edge hack gives super user status by exploiting DRAM weakness". Ars Technica. Retrieved 2015-03-10.
  13. ^ Reinhardt, Steven K.; Mukherjee, Shubhendu S. (2000). "Transient fault detection via simultaneous multithreading". ACM SIGARCH Computer Architecture News. 28 (2): 25–36. CiteSeerX 10.1.1.112.37. doi:10.1145/342001.339652. ISSN 0163-5964.
  14. ^ Mukherjee, Shubhendu S.; Kontz, Michael; Reinhardt, Steven K. (2002). "Detailed design and evaluation of redundant multithreading alternatives". ACM SIGARCH Computer Architecture News. 30 (2): 99. CiteSeerX 10.1.1.13.2922. doi:10.1145/545214.545227. ISSN 0163-5964. S2CID 1909214.
  15. ^ Vijaykumar, T. N.; Pomeranz, Irith; Cheng, Karl (2002). "Transient-fault recovery using simultaneous multithreading". ACM SIGARCH Computer Architecture News. 30 (2): 87. doi:10.1145/545214.545226. ISSN 0163-5964. S2CID 2270600.
  16. ^ Nahmsuk, Oh; Shirvani, Philip P.; McCluskey, Edward J. (2002). "Error detection by duplicated instructions in super-scalar processors". IEEE Transactions on Reliability. 51: 63–75. doi:10.1109/24.994913.
  17. ^ Reis A., George A.; Chang, Jonathan; Vachharajani, Neil; Rangan, Ram; August, David I. (2005). "SWIFT: Software implemented fault tolerance". International Symposium on Code Generation and Optimization. Proceedings of the international symposium on Code generation and optimization. pp. 243–254. CiteSeerX 10.1.1.472.4177. doi:10.1109/CGO.2005.34. ISBN 978-0-7695-2298-2. S2CID 5746979.
  18. ^ Didehban, Moslem; Shrivastava, Aviral (2016), "NZDC", nZDC: A compiler technique for near Zero Silent Data Corruption, Proceedings of the 53rd Annual Design Automation Conference (DAC): ACM, p. 48, doi:10.1145/2897937.2898054, ISBN 9781450342360, S2CID 5618907{{citation}}: CS1 maint : 위치(링크)

추가 읽기

외부 링크