유니버스
Unibus| 유니버스 | |
 유니버스 백플레인(왼쪽) 및 프린트회로기판 2장 | |
| 생성된 연도 | 전 |
|---|---|
| 작성자 | 디지털 이그니션 코퍼레이션 |
| 폭(비트) | 18 주소, 16 데이터 |
| 스타일. | 병렬 |
Unibus는 Massachussets Maynard의 DEC(Digital Equipment Corporation)가 제조한 PDP-11 및 초기 VAX 시스템에 사용된 여러 컴퓨터 버스 및 백플레인 설계 중 가장 초기의 것입니다.유니버스는 1969년경 고든 벨과 학생 해롤드 맥팔랜드가 카네기 멜론 대학에 [1]있을 때 개발했다.
이 이름은 버스의 통일성을 나타냅니다.Unibus는 중앙 처리 장치가 메인 메모리와 통신할 수 있는 시스템버스 및 주변기기가 데이터를 송수신할 수 있는 페리페럴버스로 사용되었습니다.이전에는 별개의 버스를 통합함으로써 외부 디바이스는 다이렉트 메모리 액세스(DMA)를 쉽게 실행할 수 있게 되었습니다.또한 제어와 데이터 교환은 모두 메모리 매핑 I/[2]O를 통해 처리되었기 때문에 디바이스 드라이버의 구축이 쉬워졌습니다.
Unibus는 물리적으로 컸고, 이로 인해 Q-버스가 도입되어 일부 신호를 다중화하여 핀 수를 줄였습니다.고성능 PDP 시스템에서는 Fastbus를 사용했습니다.이것은 기본적으로 2개의 Unibuss in 1입니다.이 시스템은 나중에 VAX 및 최신 모델의 PDP-11에 도입된 전용 I/O 버스인 Massbus로 대체되었습니다.
기술사양
유니버스는 72개의 신호로 구성되어 있으며, 보통 각 프린트 회로 기판의 2개의 36방향 에지 커넥터를 통해 연결됩니다.전력선과 접지선을 세지 않는 경우는, 통상은 56 라인 버스라고 불립니다.백플레인 내 또는 케이블 상에 존재할 수 있습니다.단일 유니버스 세그먼트에 최대 20개의 노드(디바이스)를 연결할 수 있으며 버스 리피터를 통해 추가 세그먼트를 연결할 수 있습니다.
버스는 완전히 비동기식이기 때문에 고속 디바이스와 저속 디바이스를 혼재시킬 수 있습니다.현재 버스 마스터가 데이터 전송을 수행하는 동안 조정(다음 버스 마스터 선택)을 겹칠 수 있습니다.18 개의 주소 행에서는, 최대 256 KB 의 주소를 지정할 수 있습니다.일반적으로 상위8 KB는 PDP-11 아키텍처에서 사용되는 메모리 매핑 I/O 디바이스의 레지스터용으로 예약되어 있습니다.
이 설계는 의도적으로 시스템에 필요한 중복 로직 양을 최소화합니다.예를 들어 시스템에는 항상 마스터 디바이스보다 더 많은 슬레이브 디바이스가 포함되어 있기 때문에 비동기 데이터 전송을 구현하기 위해 필요한 복잡한 로직의 대부분은 비교적 적은 수의 마스터 디바이스에 강제됩니다.인터럽트의 경우 인터럽트 필드화 프로세서만이 복잡한 타이밍 로직을 포함할 필요가 있습니다.그 결과 대부분의 I/O컨트롤러는 간단한 로직으로 구현할 수 있으며 중요한 로직의 대부분은 커스텀 MSI IC로 구현됩니다.
핀 배치
| 번호 | 이름. | 유형 | 묘사 |
|---|---|---|---|
| 18 | A00-A17 | 1 | 어드레스 라인 |
| 16 | D00-D15 | 1 | 데이터선 |
| 4 | BR4-BR7 | 1 | 우선순위 4(최저)~7(최고)의 버스(인터럽트) 요구 |
| 4 | BG4-BG7 | 2 | 버스(인터럽트) 우선순위 4(최저)~7(최고)의 보조금 |
| 1 | NPR | 1 | 비프로세서(DMA) 요구 |
| 1 | NPG | 2 | 비프로세서(DMA) 보조금 |
| 1 | MSYNC | 1 | 마스터 동기화 |
| 1 | 동기 | 1 | 슬레이브 동기 |
| 1 | BBSY | 1 | 버스 비지 |
| 1 | 봉지 | 1 | 선택 확인 |
| 1 | 초기화 | 1 | 버스 초기화 |
| 1 | 인트라 | 1 | 인터럽트 요구 |
| 1 | PA | 1 | 패리티 제어 |
| 1 | PB | 1 | 패리티 제어 |
| 2 | C0-C1 | 1 | 제어선 |
| 1 | ACLO | 3 | AC 부족 |
| 1 | DCLO | 3 | DC 로우 |
| 2 | +5V | - | 전원 라인(56의 일부로 계산되지 않음) |
| 14 | Gnd | - | 접지선(56의 일부로 계산되지 않음) |
타입 1 회선은 버스의 양 끝에 풀업 저항이 있는 일반적인 멀티센더 유선 OR 버스입니다.일반적으로 터미네이터 [3]카드 상에 있습니다.
타입 2 회선은 각 카드에 의해 다음 슬롯에 선택적으로 전파됩니다.이 카드는 요구 허가를 유지할 경우 SACK 회선을 아사트하고 다음 슬롯에 요구를 전파하지 않습니다.슬롯이 비어 있는 경우는, 슬롯에 「그랜트 연속성 카드」를 달아, 4개의 타입 2 신호를 다음의 카드로 [3]전파할 필요가 있습니다.
타입 3 신호는 전원장치에 의해 생성되며 송신기는 1개뿐입니다.전원 장애가 발생하려고 할 때 버스 상의 디바이스에 경고를 보내 해당 디바이스가 정상적으로 셧다운을 실행하고 조작을 디세블로 하여 스플리어스 [3]기입을 방지할 수 있도록 합니다.
2개의 컨트롤 라인(C0 및 C1)에서는, 다음의 4개의 다른 데이터 전송 사이클을 선택할 수 있습니다.
- DATI(데이터 입력, 읽기)
- DATIP(Data In/Pause, 읽기-수정-쓰기 작업의 첫 번째 부분).이것은, DATO 또는 DATOB 조작에 의해서 완료됩니다.
- DATO(데이터 출력, 워드 쓰기)
- DATOB(데이터 출력/바이트, 바이트 쓰기)
- 인터럽트 사이클 중에 인터럽트 디바이스에서 인터럽트 필드화 프로세서로 인터럽트 벡터를 전달하기 위해 제5의 전송 스타일이 자동적으로 호출된다.
레퍼런스
- ^ Gardner Hendrie, Interviewer (June 23, 2005). "Bell (Gordon) Oral History". Reference number: X3202.2006. Computer History Museum. Retrieved May 20, 2011.
{{cite web}}:author=범용명(도움말)이 있습니다. - ^ "PDP-11 Buses". University of Sydney.
- ^ a b c Digital Equipment Corporation (1979). "Unibus Specification" (PDF).
