마카스피

McASP

McASP는 Digital Signal Processor(DSP; 디지털 신호 프로세서) 및 Microcontroller Unit(MCU;[1] 마이크로컨트롤러 유닛) 패밀리에 있는 통신 페리페럴인 Multichannel Audio Serial Port의 약자입니다.
McASP는 멀티채널 오디오애플리케이션의 요구에 최적화된 범용 오디오시리얼 포트로서 기능합니다.구현에 따라서는 McASP는 시분할다중(TDM) 스트림, Integrated Sound(I2S) 프로토콜 및 컴포넌트 간 디지털오디오 인터페이스 전송(DIT)에 도움이 될 수 있습니다.다만, 일부의 실장은,[2] Inter-Integrated Sound(I2S) 프로토콜만을 서포트하는 것으로 한정되어 있습니다.
McASP는 동기화된, 또는 개별 마스터 클럭, 비트클럭 및 프레임 동기화와 완전히 독립적으로 동작할 수 있는 송수신 섹션으로 구성되어 있으며 비트스트림 포맷이 다른 다른 송신 모드를 사용합니다.또한 McASP 모듈에는 개별적으로 송수신할 수 있는 최대 16개의 시리얼라이저가 포함되어 있습니다.또한 모든 McASP 핀은 GPIO 핀으로 구성할 수 있습니다.

특징들

McASP의 특징은 다음과 같습니다.

  • 송수신용 2개의 독립된 클럭 제너레이터 모듈
    • 클로킹의 유연성에 의해, McASP 는 다른 레이트로 송수신 할 수 있습니다.예를 들어, McASP는 48kHz에서 데이터를 수신할 수 있지만 96kHz 또는 192kHz에서 업샘플링된 데이터를 출력할 수 있습니다.
  • 각각 다음과 같은 독립된 송수신 모듈:
    • 프로그램 가능한 클럭 및 프레임 동기 발생기
    • 2 ~ 32 및 384 타임슬롯의 TDM 스트림
    • 8, 12, 16, 20, 24, 28 및 32비트의 타임슬롯 크기 지원
    • 비트 조작용 데이터 포맷터
  • 개별적으로 할당 가능한 시리얼 데이터 핀(최대 16핀)
  • Audio Analog-to-Digital Converters(ADC; 오디오 아날로그 변환기), Digital-to-Analog Converters(DAC; 디지털/아날로그 변환기), Codec, Digital Audio Interface Receiver(DIR; 디지털오디오 인터페이스 리시버) 및 S/PDIF 에의 Glueless 접속하지 않고 물리층 컴포넌트를 전송합니다.
  • 다양한 I2S 및 유사한 비트스트림 형식
  • Integrated Digital Audio Interface Transmiter(DIT)는 다음을 지원합니다.
    • S/PDIF, IEC60958-1, AES-3 포맷
    • 최대 16개의 송신 핀
    • 확장 채널 상태/사용자 데이터 RAM
  • 외부 Digital Audio Interface Receiver(DIR; 디지털오디오 인터페이스 리시버) 디바이스를 갖춘 384 슬롯 TDM
    • DIR 수신의 경우, 외부 DIR 수신기의 집적회로를 I2S 출력 포맷과 함께 사용하고, McASP 수신 섹션에 접속할 필요가 있습니다.
  • 광범위한 오류 확인 및 복구
    • 시스템이 실시간 요구 사항을 충족하지 못하여 언더런 및 수신기 오버런 전송
    • TDM 모드에서의 조기 또는 레이트프레임 동기
    • 송수신 양쪽의 범위 외 고주파 마스터 클럭
    • AMUTEIN 입력으로 들어오는 외부 오류 신호
    • 잘못된 프로그래밍으로 인한 DMA 오류

프로토콜

McASP는 다양한 프로토콜을 지원합니다.

  • 송신 섹션 지원
    • 다양한 I2S 및 유사한 비트스트림 형식
    • 2 ~ 32 타임슬롯의 TDM 스트림
    • S/PDIF, IEC60958-1, AES-3 포맷
  • 수신 섹션 지원
    • 다양한 I2S 및 유사한 비트스트림 형식
    • 2 ~ 32 타임슬롯의 TDM 스트림
    • I2S 프로토콜을 사용하여 DIR 프레임을 McASP로 전송하는 외부 Digital Interface Receiver(DIR; 디지털인터페이스 리시버) 디바이스에 대한 간단한 인터페이스를 위해 특별히 설계된 384 타임 슬롯의 TDM 스트림(DIR 서브프레임마다 1개의 타임 슬롯)

송신 및 수신 섹션은 각각 기본 시리얼 프로토콜에서 다음 옵션을 지원하도록 개별적으로 프로그래밍할 수 있습니다.

  • 프로그래밍 가능한 클럭 및 프레임 동기 극성(상승 또는 하강 에지):ACLKR/X, AHCLKR/X 및 AFSR/X
  • 슬롯 길이(타임 슬롯당 비트 수): 8, 12, 16, 20, 24, 28, 32비트 지원
  • 워드 길이(워드당 비트 수): 8, 12, 16, 20, 24, 28, 32비트.항상 타임슬롯 길이 이하
  • 첫 번째 비트 데이터 지연: 0, 1, 2 비트 클럭
  • 슬롯 안쪽에 있는 단어의 왼쪽/오른쪽 정렬
  • 비트 순서: MSB 우선 또는 LSB 우선
  • 비트 마스크/패드/회전 기능
    • Q31 또는 정수 형식으로 DSP용 데이터를 내부적으로 자동 정렬
    • 중요하지 않은 비트를 자동으로 마스크합니다(0, 1로 설정 또는 다른 비트의 확장 값).

DIT 모드에서는, 트랜스미터의 그 외의 기능은 다음과 같습니다.

  • 송신 전용 모드: 프레임당 384 타임슬롯(서브프레임)
  • 바이페이즈 부호화 3.3V 출력
  • 개인 사용자 및 프로페셔널 애플리케이션 지원
  • 채널 상태 RAM(384비트)
  • 사용자 데이터 RAM(384비트)
  • 서브프레임 A, B에 대한 별도의 유효 비트(V)

「 」를 참조해 주세요.

레퍼런스

메모들
  1. ^ CC3200 SimpleLink Wi-Fi 및 사물인터넷 솔루션 무선 MCU 메인 제품 페이지
  2. ^ CC3200 싱글칩 무선 MCU 기술 참조 매뉴얼 2015-02-26 Wayback Machine에 보관
원천