알파 21364

Alpha 21364

코드네임 「마블」(EV7)이라고도 불리는 알파 21364는, DEC(Digital Equipment Corporation)가 개발한 마이크로프로세서로, Alpha 명령 세트 아키텍처(ISA)를 실장하고 있습니다.

역사

Alpha 21364는 1998년 10월 Compaq에 의해 제11회 연례 마이크로프로세서 포럼에서 공개되었습니다.이 포럼에서는 1.5 MB의 6방향 세트 어소시에이티브 온다이 세컨더리 캐시, 내장 Direct Rambus DRAM 메모리 컨트롤러 및 다른 마이크로프로세서에 접속하기 위한 통합 네트워크 컨트롤러를 갖춘 Alpha 21264로 설명되었습니다.Alpha 21264 코어에 대한 변경 사항에는 더 큰 피해자 버퍼가 포함되었는데, 이 버퍼의 용량은 32개 엔트리, Dcache 16개, Scache 16개로 4배 증가했습니다.Microprocessor Report에 따르면 Compaq는 분기 예측 정확도를 향상시키기 위해 분기 예측기에 대한 사소한 변경을 구현하고 용량에서 누락 버퍼를 알파 21264의 8개 [1]엔트리가 아닌 16개 엔트리로 두 배로 늘리는 것을 검토했습니다.

그것은 1999년 말에 테이프로 마감될 것으로 예상되었으며 샘플은 2000년 초에 공급되고 대량 출하는 2000년 말에 공급될 예정이다.그러나,[2] 1999년 후반이 아닌 2001년 4월에 테이프 아웃을 하는 것으로, 당초의 스케줄이 연기되었다.알파 21364는 마이크로프로세서를 사용하는 시스템이 첫 선을 보인 2002년 1월 20일에 도입되었습니다.이 제품은 1.25GHz로 작동했지만 알파서버 ES47, ES80, GS1280의 생산 모델은 1.0GHz 또는 1.15GHz로 작동했다.이전의 알파 마이크로프로세서와 달리, 알파 21364는 공개 [citation needed]시장에서 판매되지 않았다.

Alpha 21364는 원래 4방향 동시 멀티스레딩(SMT)[3]을 갖춘 Alpha ISA의 새로운 구현인 코드명 EV8인 Alpha 21464에 의해 계승될 예정이었습니다.1999년 10월 제12회 마이크로프로세서 [3]포럼에서 처음 발표되었지만 개발 [4]후반기인 2001년 6월 25일에 취소되었습니다.

발전

Alpha 21364의 개발은 메모리의 퍼포먼스와 멀티프로세서의 확장성을 향상시키는 기능에 가장 중점을 두고 있습니다.메모리 성능에 초점을 맞춘 것은 리처드 L.에 의해 쓰여진 "It's the Memory, Studf!"라는 제목의 미래 지향적인 기사의 결과였다.사이트,[5] 알파 아키텍처의 정의를 공동 주도했습니다.기사는 "향후 10년간 메모리 서브시스템 설계는 마이크로프로세서의 중요한 설계 문제가 될 것"이라고 결론지었다.

묘사

Alpha 21364는 1.75 MB의 온다이 세컨더리 캐시, 2개의 내장 메모리 컨트롤러 및 1개의 내장 네트워크 컨트롤러를 갖춘 Alpha 21264입니다.

핵심

알파 21364의 코어는 알파 21264의 파생 모델인 EV68CB를 기반으로 합니다.유일한 변경은 피해자 버퍼가 더 커졌고, 현재는 용량이 4배 증가한 32개의 엔트리로 증가했습니다.피해자 버퍼의 32개 엔트리는 Dcache 및 Scache 각각에 대해 16개의 엔트리로 균등하게 분할됩니다.Alpha 21364는 Alpha 아키텍처의 제4세대 구현이지만, 이 변경을 제외하고 코어는 Alpha 21264의 [6]EV68CB 파생 모델과 동일합니다.

스카슈

세컨더리 캐시("Scache")는 용량이 1.75MB인 통합 캐시입니다.7방향 세트어소시에이션으로 64바이트의 회선 크기를 사용하며 라이트백정책을 사용합니다.캐시는 싱글비트 오류 수정, 더블비트 오류 검출(SECDED) 오류 수정 코드(ECC)에 의해 보호됩니다.128비트 데이터 경로를 통해 캐시 컨트롤러에 연결됩니다.캐시에 대한 액세스는 완전히 파이프라인화되어 1.0GHz에서 16GB/s의 지속 가능한 대역폭을 제공합니다.

캐시에서 요청된 데이터를 사용할 수 있을 때까지의 시간은 12 사이클입니다.[7]Microprocessor Report와 같은 관찰자들은 12 사이클의 지연이 중요하다고 생각했습니다.Scache의 레이텐시는 퍼포먼스가 향상되지 않기 때문에 더 이상 단축되지 않았습니다.Alpha 21364의 기반이 된 Alpha 21264 코어는 일반 SRAM에서 구축된 외부 캐시를 사용하도록 설계되었으며, 이 캐시는 Alpha 21364의 온다이 스카쉬보다 훨씬 높은 지연 시간을 가집니다.따라서 제한된 속도로만 데이터를 수신할 수 있었습니다.레이텐시를 개선해도 더 이상의 이점이 보이지 않게 되자 설계자들은 Scache에 [8]의해 소비되는 전력을 줄이는 데 주력했습니다.Compaq는 알파 21264 코어를 대폭 [9]수정해야 했기 때문에 이 결함을 시정할 의사가 없었다.Scache의 대기 시간이 길기 때문에 Scache 뱅크의 전원을 켜고 액세스하기 전에 먼저 캐시 태그를 조회하여 Scache에 요청된 데이터가 포함되어 있는지 여부와 데이터가 어느 은행에 있는지 확인할 수 있었습니다.이를 통해 비생산적인 Scache 액세스를 방지하고 전력 소비를 줄일 수 있었습니다.

태그 저장소는 575만 개의 트랜지스터와 1억800만 개의 트랜지스터 [8]데이터 저장소로 구성되었습니다.

메모리 컨트롤러

Alpha 21364에는 Rambus DRAM(RDRAM)을 지원하는 내장 메모리 컨트롤러가 2개 탑재되어 있어 마이크로프로세서 클럭 주파수의 3분의 2 또는 1.2GHz에서 800MHz로 동작합니다.Compaq는 Alpha 21364용 커스텀 메모리 컨트롤러를 설계하여 표준 RDRAM 메모리 컨트롤러에는 없는 기능을 제공합니다.예를 들어 128페이지가 모두 열려 있어 페이지에 대한 액세스 레이텐시를 단축할 수 있습니다.또, 독자 사양의 폴트 톨러런스 기능도 갖추고 있습니다.

각 메모리 컨트롤러는 PC800 Rambus Inline Memory Module(RIMM; 인라인메모리 모듈)을 지원하는5개의 RDRAM 채널을 제공합니다.4개의 채널은 메모리를 제공하기 위해 사용되며, 5번째 채널은 RAID와 같은 [7]용장성을 제공하기 위해 사용됩니다.각 채널의 폭은 16비트이며 400MHz로 동작하며 클럭 신호의 상승 에지 및 하강 에지(이중 데이터 레이트)의 데이터를 800MT/s의 전송 레이트로 전송하여 1.6GB/s의 대역폭을 생성합니다.8채널의 메모리 대역폭 합계는 12.8GB/s입니다.

캐시 일관성은 메모리 컨트롤러에 의해 제공됩니다.각 메모리 컨트롤러는 캐시 코히렌스 엔진을 가진다.Alpha 21364는 디렉토리 캐시 일관성 방식을 사용하여 메모리의 일부를 MESI(수정, 배타, 공유, 무효) 일관성 데이터를 저장합니다.

R박스

R 박스에는 네트워크 라우터가 포함되어 있습니다.네트워크 라우터는 북쪽, 남쪽, 동쪽, 서쪽이라는 이름의 4개의 포트를 사용하여 마이크로프로세서를 다른 마이크로프로세서에 연결했습니다.각 포트는 800MHz로 동작하는2개의 39비트 단방향 링크로 구성되어 있습니다.32비트는 데이터용, 7비트는 ECC용입니다.네트워크 라우터에는 I/O에 사용되는 다섯 번째 포트도 있습니다.이 포트는 IO7 Application Specific Integrated Circuit(ASIC; 특정 용도용 집적회로)에 접속합니다.ASIC는 AGP 4x 채널 및2대의 PCI-X 버스에 대한 브리지입니다.I/O 포트는 200MHz로 동작하는2개의 단방향 32비트 링크로 구성되어 있으며 최대 대역폭은 3.2GB/s였습니다.I/O 포트 링크는 클럭 주파수의 4분의 1로 동작하여 I/O ASIC 설계를 단순화합니다.

Alpha 21364는 셔플과 2D 토러스라는 두 가지 네트워크 토폴로지를 사용하여 최대 127개의 마이크로프로세서에 연결할 수 있습니다.셔플 토폴로지는 다른 마이크로프로세서에 대한 직접적인 경로가 많아 레이텐시를 줄이고 성능을 향상시켰지만 그 특성상 최대 8개의 마이크로프로세서를 연결하는 데 한계가 있었습니다.2D Torus 토폴로지를 통해 네트워크는 최대 128개의 마이크로프로세서를 탑재할 수 있었습니다.

멀티프로세서 시스템에서 각 마이크로프로세서는 자체 메모리를 가진 노드입니다.다른 노드의 메모리에 액세스할 수 있지만 지연 시간이 있습니다.레이텐시는 거리에 따라 증가하므로 Alpha 21364는 Non-Uniform Memory Access(NUMA; 불균일 메모리액세스) 멀티프로세싱을 구현합니다.I/O도 동일한 방식으로 배포됩니다.멀티프로세서 시스템의 Alpha 21364 마이크로프로세서는 RIMM 슬롯에 메모리를 장착하거나 I/O 포트를 디바이스에 장착할 필요가 없었습니다.다른 마이크로프로세서의 메모리와 I/O를 사용할 수 있습니다.

폴트 톨러런스

Alpha 21364는 폴트 톨러런스 [10]컴퓨터에서는 록 스텝으로 동작할 수 있습니다.이 기능은 Compaq가 Tandem의 Himalaya 폴트 톨러런스 서버를 MIPS 아키텍처에서 Alpha로 이행하기로 결정한 결과입니다.그러나 알파 21364가 출시되기 전에 Itanium을 위해 알파를 단계적으로 폐기하기로 결정했기 때문에 이 기계들은 마이크로프로세서를 사용하지 않았습니다.

제조

알파 21364는 1억5천2백만 개의 트랜지스터를 가지고 있었다.다이는 면적 397mm²에 대해 21.1mm x 18.8mm로 측정되었습니다.International Business Machines(IBM)가 0.18µm, 7레벨의 구리 상보 금속 산화물 반도체(CMOS) 공정으로 제작했습니다.1,443 랜드 플립 칩 랜드 그리드 어레이(LGA)[2]로 패키지화되었습니다.1.65V 전원장치와 1.5V 외부 인터페이스를 사용하여 1.25GHz에서 최대 155W의 전력 소실을 실현했습니다.

알파 21364a

코드네임 EV79(이전의 EV78)인 알파 21364A는 알파 21364를 더욱 발전시킨 것이다.그것은 마지막으로 개발된 알파 마이크로프로세서가 될 것을 의도했다.2004년에 도입될 예정이었으나 2003년 10월 23일에 HP가 퍼포먼스와 스케줄의 문제를 이유로 취소되었습니다.대체 모델인 EV7z가 같은 날 발표되었습니다.

이 마이크로프로세서의 시제품은 2003년 2월 Hewlett-Packard에 의해 국제 솔리드 스테이트 회로 회의에서 발표되었습니다.1.45GHz에서 작동하며 다이 면적이 251mm²이며 1.2V 전원 공급 장치를 사용했으며 100W(추정)[11]의 방산되었습니다.

Alpha 21364A는 약 1.6~1.7GHz의 더 높은 클럭 주파수와 1066Mbit/s RDRAM 메모리를 지원함으로써 Alpha 21364보다 개선될 예정입니다.이는 IBM이 0.13µm SOI(silicon on insulator) 프로세스로 제작하기로 되어 있었습니다.보다 고도의 프로세스로 다이 사이즈, 전원 전압(1.65V에 비해 1.2V), 소비 전력과 소산량이 감소했습니다.

EV7z

EV7z는 Alpha 21364의 한 단계 발전된 모델이다.그것은 개발되고 도입된 마지막 알파 마이크로프로세서였다.EV7z는 2003년 10월 23일 HP가 알파 21364A를 취소하고 EV7z로 [12]교체할 것이라고 발표하면서 알려지게 되었다.EV7z는 2004년 8월 16일 마이크로프로세서를 사용하는 유일한 컴퓨터인 AlphaServer GS1280이 출시되었을 때 도입되었습니다.2007년 4월 27일, 에 탑재되어 있던 컴퓨터가 단종되었습니다.1.3GHz로 동작하며 PC1066 RIMM을 지원하며 Alpha 21364와 동일한 0.18µm 공정으로 제작되었습니다.Alpha 21364와 비교했을 때 EV7z는 14~16% 더 빨랐지만 1.5GHz에서 Alpha 21364를 25% 더 능가할 것으로 추정되는 Alpha 21364A보다 여전히 느렸다.

메모들

  1. ^ "Alpha 21364를 통한 메모리 병목 해소", 페이지 2
  2. ^ a b "Alpha 21364(EV7)", 페이지 2.
  3. ^ a b "Compaq에서 Alpha용 SMT 선택"
  4. ^ "Alpha EV8 조건부 분기 예측 변수의 설계 트레이드오프", 페이지 1.
  5. ^ Sites, Richard (5 August 1996). "It's the Memory, Stupid!". Microprocessor Report. 10 (10). S2CID 6293956.
  6. ^ 21264/21364용 컴파일러 라이터 가이드(1-4페이지)
  7. ^ a b 21264/21364용 컴파일러 라이터 가이드(1-5페이지)
  8. ^ a b "Alpha 21364 CPU의 1.75Mbyte, 1.2GHz L2 캐시에 대한 전력 및 CAD 고려 사항"
  9. ^ "Alpha 21364를 통한 메모리 병목 해소", 페이지 3
  10. ^ "Alpha 21364 (EV7)"
  11. ^ "ISSCC의 무어, 무어 등", 페이지 3
  12. ^ HP는 HP-UX OS와 Alpha 프로세서 로드맵의 지연에 대처하고 있습니다.

레퍼런스

추가 정보