스트롱암

StrongARM
기타 용도는 Strongarm을 참조하십시오.
「SA-110」은 여기서 리다이렉트 됩니다.핀란드 군용 트럭은 Sisu SA-110을 참조하십시오.
DEC StrongARM SA-110 마이크로프로세서

Strong ARM은 Digital Equipment Corporation에서 개발하여 1990년대 후반에 제조된 컴퓨터 마이크로프로세서 시리즈로 ARM v4 명령어 세트 아키텍처를 구현했습니다.그 후 1997년에 인텔에 매각되어 2000년대 초에 XScale로 대체하기 전에 제조를 계속했다.

역사

Allen Baum에 따르면 Strong ARM은 DEC Alpha의 저전력 버전을 만들려는 시도로 그 역사를 추적하고 있으며, DEC의 엔지니어들은 이것이 불가능하다고 재빨리 결론지었다.그 후, 저전력 애플리케이션 전용의 설계에 관심을 갖게 되어, ARM 제품군이 탄생했습니다.당시 성능 관련 제품에 대한 ARM의 주요 사용자 중 하나는 ARM 플랫폼을 기반으로 한 뉴턴 디바이스인 애플이었다.DEC는 고성능 ARM에 관심이 있는지 궁금해 애플에 접근했고, 이에 대해 애플 엔지니어들은 "네.그렇게 할 수는 없지만, 그래도 괜찮으시다면 저희가 [1]사용할 수 있을 것 같습니다.

Strong ARM은 DEC와 Advanced RISC Machines 간의 공동 프로젝트로 보다 빠른 ARM 마이크로프로세서를 개발했습니다.Strong ARM은 저전력 임베디드 시장의 상위에 대응하도록 설계되어 있습니다.이 시장에서는 ARM이 제공할 수 있는 퍼포먼스보다 뛰어난 퍼포먼스를 필요로 하는 동시에 외부 지원을 받을 수 있습니다.새로운 개인 디지털 어시스턴트나 셋톱 [2][3]박스등의 디바이스가 타겟이었습니다.

전통적으로 DEC의 반도체 사업부는 매사추세츠에 있었다.DEC는 실리콘밸리의 디자인 인재에게 접근하기 위해 캘리포니아 팔로알토에 디자인 센터를 개설했습니다.이 디자인 센터는 Dan Dobberpuhl이 이끌었으며 Strong ARM 프로젝트의 주요 디자인 사이트였습니다.이 프로젝트에 참여한 또 다른 디자인 사이트는 텍사스 오스틴에 있는 것으로, Apple Computer와 Motorola에서 돌아온 전직 DEC 디자이너들이 만든 것입니다.이 프로젝트는 1995년에 시작되었고, 그들의 첫 번째 설계인 SA-110을 신속하게 제공했습니다.

DEC는 1997년 [4]소송 합의의 일환으로 StrongARM을 인텔에 매각하기로 합의했다.인텔은 문제가 있는 RISC 프로세서 라인인 i860 및 i960을 대체하기 위해 StrongARM을 사용했습니다.

DEC의 반도체 부문이 인텔에 매각되었을 때, Palo Alto 설계 그룹의 많은 엔지니어들은 네트워크 시장용 MIPS 시스템 온 어 칩(SoC) 제품을 설계하는 신생 회사인 SiByte로 이동했습니다.오스틴 디자인 그룹은 핸드헬드 시장을 위한 MIPS SoC를 설계하는 또 다른 신생 기업인 Alchemy Semiconductor로 분사되었습니다.새로운 Strong ARM 코어는 인텔에 의해 개발되어 2000년에 [5]XScale로 소개되었습니다.

SA-110

SA-110은 Strong ARM 패밀리 최초의 마이크로프로세서입니다.100, 160 및 200MHz에서 작동하는 첫 번째 버전은 1996년 [6]2월 5일에 발표되었습니다.발표되었을 때, 이 버전의 샘플이 제공되었고 대량 생산은 1996년 중반으로 예정되어 있다.더 빠른 166 및 233 MHz 버전이 1996년 [7]9월 12일에 발표되었습니다.이들 버전의 샘플은 1996년 12월 생산 예정으로 발표됐다.1996년 내내 SA-110은 휴대용 [8]장치용 최고 성능의 마이크로프로세서였습니다.1996년 말까지는 인터넷/인트라넷 어플라이언스와 신클라이언트 시스템의 [9]선두 CPU였습니다.SA-110의 첫 번째 디자인 우승은 애플 메시지패드 [10]2000이었다.또한 Acon Computers Risc PC와 Eidos Optima 비디오 편집 시스템을 포함한 많은 제품에도 사용되었습니다.SA-110의 수석 디자이너는 Daniel W. Dobberpuhl, Gregory W.호프너, 리암 매든, 리처드 T.위텍.[2]

묘사

SA-110은 심플한 마이크로아키텍처를 갖추고 있었습니다.5단계의 클래식 RISC 파이프라인을 사용하여 명령을 순서대로 실행하는 스칼라 설계입니다.마이크로프로세서는 ICOX, EPOX, IMMU, DMMU, BIU, WB 및 PLL의 여러 블록으로 분할되었습니다.IPOX에는 프로그램 카운터 등 파이프라인의 처음 두 단계에서 작동하는 하드웨어가 포함되어 있습니다.그것은 명령을 가져오고 해독하고 발행했다.명령 페치는 첫 번째 스테이지에서 발생하고 디코딩은 두 번째 스테이지에서 실행됩니다.IPOX는 ARM 명령 집합의 보다 복잡한 명령을 보다 단순한 명령 시퀀스로 변환하여 디코딩합니다.ICOX는 브랜치 명령도 처리했습니다.SA-110에는 분기 예측 하드웨어가 없지만 빠른 처리를 위한 메커니즘이 있습니다.

실행은 3단계에서 시작됩니다.이 단계에서 작동하는 하드웨어는 레지스터 파일, 산술 로직 유닛(ALU), 배럴 시프터, 승수 및 상태 코드 로직으로 구성된 ECOX에 포함됩니다.레지스터 파일에는 3개의 읽기 포트와 2개의 쓰기 포트가 있습니다.ALU 및 배럴 시프터는 단일 사이클로 명령을 실행했습니다.승수는 파이프라인으로 연결되어 있지 않으며 여러 사이클의 지연 시간이 있습니다.

IMMU 및 DMMU는 각각 지침 및 데이터용 메모리 관리 단위입니다.각 MMU에는 4KB, 64KB 또는 1MB 페이지를 매핑할 수 있는32 엔트리의 완전 관련 변환 Lookaside Buffer(TLB; Translation Lookaside 버퍼)가 포함되어 있습니다.Write Buffer(WB; 쓰기 버퍼)에는 8개의 16바이트 엔트리가 있습니다.점포의 파이프라인을 사용할 수 있습니다.Bus Interface Unit(BIU; 버스인터페이스 유닛)은 SA-110에 외부 인터페이스를 제공합니다.

PLL은 외부 3.68MHz 클럭 신호에서 내부 클럭 신호를 생성합니다.DEC가 설계한 것은 아니지만 스위스 뇌샤텔에 위치한 Centre Suisse d'Electronique et de Microtechnique(CSEM)와 계약을 체결했습니다.

명령 캐시와 데이터 캐시는 각각 16KB의 용량을 가지며 32방향 집합 관련성이 있으며 가상 주소 지정입니다.SA-110은 저속(따라서 저비용) 메모리와 함께 사용하도록 설계되어 있기 때문에 높은 세트 어소시에이티비티를 통해 경쟁사 설계보다 높은 히트율을 실현할 수 있습니다.또한 가상 주소를 사용하면 메모리를 캐시 및 캐시 해제할 수 있습니다.캐시는 트랜지스터 카운트의 대부분을 담당하며 다이 면적의 절반을 차지합니다.

SA-110에는 250만 개의 트랜지스터가 탑재되어 있으며 크기는 7.8mm x 6.4mm(49.92mm2)입니다.DEC는 매사추세츠주 허드슨에 있는 Fab 6 팹에서 자체 CMOS-6 공정으로 제조했습니다.CMOS-6은 DEC의 6세대 상보 금속 산화물 반도체(CMOS) 공정이었다.CMOS-6의 기능 크기는 0.35µm, 유효 채널 길이는 0.25µm이지만, SA-110과 함께 사용할 경우 알루미늄 인터커넥트는 3단계에 불과합니다.또한 1.2~2.2볼트(V)의 가변전압을 가진 전원장치를 사용하여 소비전력과 성능의 균형을 찾을 수 있도록 설계하였습니다(전압이 높을수록 클럭 레이트가 높아집니다).SA-110은 144핀 Thin Quad Flat Pack(TQFP)으로 포장되어 있었습니다.

SA-1100

SA-1100은 DEC가 개발한 SA-110의 파생 모델이다.1997년에 발표된 SA-1100은 PDA 등의 휴대용 어플리케이션을 대상으로 하고 있으며, 이러한 어플리케이션에 적합한 많은 기능을 갖추고 있다는 점에서 SA-110과는 다릅니다.이러한 기능을 수용하기 위해 데이터 캐시의 크기를 8KB로 줄였습니다.

추가 기능은 내장 메모리, PCMCIA 및 컬러 LCD 컨트롤러가 온다이 시스템버스에 접속되어 있으며 5개의 시리얼 I/O채널이 시스템버스에 접속되어 있습니다.메모리 컨트롤러는 FPM 및 EDO DRAM, SRAM, 플래시 및 ROM을 지원했습니다.PCMCIA 컨트롤러는 2개의 슬롯을 지원합니다.메모리 주소와 데이터 버스는 PCMCIA 인터페이스와 공유됩니다.글루 논리가 필요합니다.시리얼 I/O 채널은 슬레이브 USB 인터페이스, SDLC, 2개의 UART, IrDA 인터페이스, MCP 및 동기 시리얼 포트를 구현합니다.

SA-1100에는 SA-1101이라는 칩이 부속되어 있습니다.1998년 [11]10월 7일 인텔에 의해 도입되었습니다.SA-1101은 비디오 출력 포트, PS/2 포트 2개, USB 컨트롤러 및 SA-1100을 대체하는 PCMCIA 컨트롤러 등 SA-1100에 내장된 주변기기를 보완하기 위해 추가 주변기기를 제공했습니다.디바이스의 설계는 DEC에 의해 시작되었지만 인텔에 인수되었을 때 일부만 완성되어 설계를 완료해야 했습니다.그것은 DEC의 옛 매사추세츠주 허드슨 제조 공장에서 제조되었으며,[12] 이 공장도 인텔에 매각되었습니다.

SA-1100은 250만 개의 트랜지스터를 포함했으며 8.24mm x 9.12mm(75.15mm2)로 측정되었습니다.이 제품은 0.35μm CMOS 프로세스와 3단계 알루미늄 인터커넥트로 제작되었으며 208핀 TQFP로 [13]포장되었습니다.

이 프로세서의 초기 제공자 중 하나는 Psion 넷북과 그 보다 소비자 지향적인 형제 Psion 시리즈7이었습니다.

SA-1110

SA-1110은 인텔이 개발한SA-110의 파생 모델입니다.1999년 3월 31일 SA-1100의 [14]대체 기종으로 발표되었다.발표 당시 샘플은 1999년 6월로 설정됐으며 그 해 말 수량으로 결정됐다.인텔은 2003년 [15]초에 SA-1110을 단종했습니다.SA-1110은 133MHz 또는 206MHz 버전으로 제공되고 있습니다.SA-1100과는 달리 66MHz(133MHz 버전만) 또는 103MHz(206MHz 버전만) SDRAM을 [16]지원합니다.주변기기를 추가로 지원했던 부속 칩은 SA-1111이었습니다.SA-1110은 256핀 마이크로볼 그리드 어레이로 패키지화되어 있습니다.이는 휴대폰, Compaq(나중에 HP) iPAQ 및 HP Jornada, Sharp SL-5x00 Linux 기반 플랫폼 및 Simputer와 같은 개인 데이터 어시스턴트([17]PDA)에서 사용되었습니다.또한 인텔 웹 태블릿을 실행하기 위해서도 사용되었습니다.이것은, 큰 화면과 포터블한 Web 브라우징을 최초로 도입할 가능성이 있는 태블릿 장치입니다.인텔은 이 제품을 2001년 출시 직전에 폐기했다.

SA-1500

SA-1500은 DEC가 당초 [18][19]셋톱박스를 대상으로 개발한SA-110의 파생 모델입니다.이 제품은 DEC에 의해 설계 및 제조되었지만 인텔에 의해 생산되지는 않았습니다.SA-1500은 200~300MHz에서 사용할 수 있습니다.SA-1500은 향상된 SA-110 코어, Attached Media Processor(AMP)라고 불리는 온칩 코프로세서 및 온칩 SDRAM 및 I/O 버스 컨트롤러를 갖추고 있습니다.SDRAM 컨트롤러는 100MHz SDRAM을 지원하며 I/O컨트롤러는 주변기기 및 SA-1501 컴패니언 칩에 접속하기 위해 최대 50MHz의 주파수로 동작할 수 있는32비트 I/O버스를 실장했습니다.

AMP는 정수 및 부동 소수점 곱셈 누적 및 SIMD 산술과 같은 멀티미디어용으로 설계된 명령을 포함하는 긴 명령어 명령어 집합을 구현했습니다.각 긴 명령어는 64비트 폭이며 산술 연산과 분기 또는 로드/스토어를 지정합니다.명령은 64-엔트리 36비트 레지스터 파일에서 오퍼랜드 및 제어 레지스터 세트에서 작동합니다.AMP는 온칩버스를 통해 SA-110 코어와 통신하고 SA-110과 데이터 캐시를 공유합니다.AMP에는 시프터, 분기 장치, 로드/스토어 장치, 다중 누적 장치 및 단정도 부동 소수점 장치가 있는 ALU가 포함되어 있습니다.AMP는 512 엔트리 쓰기 가능 제어 저장소를 통해 사용자 정의 명령을 지원했습니다.

SA-1501의 컴패니언 칩은, 비디오와 오디오의 처리 기능을 추가해, PS/2 포토, 패럴렐 포토, 인터페이스등의 다양한 I/O 기능을 제공했습니다.O 기능을 제공했습니다.

SA-1500은 330만 개의 트랜지스터를 포함하고 있으며 크기는 60mm입니다2.이는 0.28µm CMOS 프로세스로 제작되었습니다.1.5~2.0V의 내부 전원과 3.3V의 I/O를 사용하여 100MHz에서 0.5W, 300MHz에서 2.5W 미만의 전력을 소비했습니다.240핀 금속제 쿼드 플랫 패키지 또는 256볼 플라스틱 볼 그리드 어레이로 포장되었습니다.

Strong ARM 래치

StrongARM 래치는 도시바 엔지니어 Tsuguo Kobayashi [22]등이 최초로 제안한 전자 래치 회로 토폴로지로[20][21] StrongARM 마이크로프로세서에 [20][21]사용된 후 큰 주목을 받았습니다.센스 앰프, 컴퍼레이터 또는 [20][21]고감도 견고한 래치로 널리 사용됩니다.

레퍼런스

  1. ^ Baum, Allen (18 July 2018). "Oral History of Allen Baum" (PDF) (Interview). Interviewed by David Brock. p. 60.
  2. ^ a b 몬타나로, 제임스 외 연구진(1997년)"160MHz, 32b, 0.5W CMOS RISC 마이크로프로세서"디지털 기술 저널, 제9권, 제1호. 페이지 49~62.
  3. ^ "Digital targets supercharged StrongARM chip at consumer electronics market". PR Newswire. 5 February 1996. Retrieved 7 June 2011.
  4. ^ Luening, Erich (27 October 1997). "Intel, Digital settle suit". CNet news.com. Retrieved 29 July 2008.
  5. ^ "Embedded Processor Watch #46; 5/4/1999". mdronline.com. Archived from the original on 19 October 2007.
  6. ^ Digital Equipment Corporation(1996년 2월 5일)."디지털 타깃 소비자 가전 시장에서 슈퍼차지된 StrongARM 칩"보도 자료
  7. ^ Digital Equipment Corporation(1996년 9월 12일)."디지털의 Strong ARM 칩이 임베디드 레이스에서 앞서다"보도 자료
  8. ^ 털리, 짐(1997년 1월 27일)."임베디드 벤더가 차별화를 추구합니다."마이크로프로세서 보고서, 페이지 16-21.
  9. ^ "Digital's StrongARM Microprocessors Take CPU Lead in Network Client Market". EE Times. 18 November 1996. Retrieved 16 March 2012.
  10. ^ 털리, 짐(1996년 11월 18일)."Strong ARM을 위한 Newton First Design Win." 마이크로프로세서 보고서, 페이지 5.
  11. ^ Intel Corporation (1998년 10월 7일)"인텔, PC용 Strong ARM 제품 소개"보도 자료
  12. ^ "The Linley Group - The industry's leading experts in communications semiconductor markets". mdronline.com.
  13. ^ Stephany, R. et al.(1998)."200MHz 32b 0.5W CMOS RISC 마이크로프로세서"ISSCC 기술 논문 요약, 페이지 238–239, 443.
  14. ^ Intel Corporation (1999년 3월 31일)."인텔 Strong ARM 프로세서, 핸드헬드 컴퓨팅 디바이스에 최적화된 컴패니언 칩"보도 자료
  15. ^ Martyn Williams (2003년 2월 14일)."인텔은 Strong Arm을 사형수에 처했습니다."인포월드
  16. ^ "The Linley Group - The industry's leading experts in communications semiconductor markets". mdronline.com.
  17. ^ "The Linley Group - The industry's leading experts in communications semiconductor markets". mdronline.com.
  18. ^ Rick Boyd-Merrit; Peter Clarke(1998년 7월 24일)."인텔, Strong ARM 칩 상세 공개"EE 타임즈
  19. ^ P. 간디(1998년 8월 18일).'SA-1500: 미디어 프로세서가 장착된 300MHz RISC CPU' 2008년 11월 20일 웨이백 머신에 아카이브.핫칩스 10
  20. ^ a b c Abidi, A.; Hao Xu (15–17 September 2014). "Understanding the regenerative comparator circuit. Section III. StrongArm Latch". Proceedings of the IEEE 2014 Custom Integrated Circuits Conference. IEEE. doi:10.1109/CICC.2014.6946003. ISBN 978-1-4799-3286-3. S2CID 329565.
  21. ^ a b c Razavi, B. (22 June 2015). "The StrongARM Latch". IEEE Solid-State Circuits Magazine. IEEE. 7 (2): 12–17. doi:10.1109/MSSC.2015.2418155. S2CID 9477992.
  22. ^ Kobayashi, T.; Nogami, K.; Shirotori, T.; Fujimoto, Y.; Watanabe, O. (4–6 June 1992). "A current-mode latch sense amplifier and a static power saving input buffer for low-power architecture". 1992 Symposium on VLSI Circuits Digest of Technical Papers. IEEE: 28–29. doi:10.1109/VLSIC.1992.229252. ISBN 0-7803-0701-1. S2CID 67412709.

추가 정보

  • "StrongARM-1500은 MPEG-2와 씨름한다."(1997년 12월 8일).마이크로프로세서 리포트
  • 하프힐, 톰 R.(1999년 4월 19일)."Intel Flex Strong Arm with New Chips" (인텔 Flex Strong Arm 새로운 칩 탑재)마이크로프로세서 리포트
  • Litch, Tim, Slaton, Jeff(1998년 3월/4월)."Strong ARMING 휴대용 통신"IEEE Micro. 페이지 48-55.
  • Santham, S. et al.(1998년 11월."저렴한 300MHz RISC CPU, 미디어 프로세서가 장착되어 있습니다."IEEE Journal of Solid-State Circuit, vol. 33, No. 11. 페이지 1829–1839.
  • 털리, 짐(1995년 11월 13일)."Strong Arm Punches Up ARM 퍼포먼스"마이크로프로세서 리포트
  • 털리, 짐(1997년 9월 15일)."SA-1100, 칩에 PDA 탑재"마이크로프로세서 리포트
  • Witek, Rich, Montanaro, James(1996)."Strong ARM: 고성능 ARM 프로세서"COMPCON '96, 페이지 188–191의 절차.