I3C(버스)

I3C (bus)
I3C 버스
Venn Diagram of I3C Heritage

유형 시리얼 통신 버스
생산 이력
디자이너 MIPI 얼라이언스
센서 작업 그룹
설계된2016년, 6년 전(2016년)
핫 플러그 대응진실의
전기
신호. CMOS
데이터.
데이터 신호 열림 배수 또는 밀림/당기기
폭와이어 2개 [데이터 + 클럭]
비트레이트

12.5 Mbit/s (SDR, 표준), 25 Mbit/s (DDR), 33 Mbit/s (삼진수),
레거시 I²C 레이트
400 Kbps(FM),

1 Mbit/s (FM+)
프로토콜시리얼, 반이중

MIPII3C(SenseWire라고도 함)는 사용하는 칩과 시그널링 패턴 간의 전기적 연결을 정의함으로써 컴퓨터 칩 간의 통신을 가능하게 하는 규격입니다[1].표준에서는 칩 간의 전기적 연결을 2개의 와이어, 공유(멀티드롭), 직렬 데이터 버스, 1개의 와이어로 정의합니다.SCL샘플링 시간을 정의하기 위한 클럭으로 사용되며 다른 와이어(SDA)는 전압을 샘플링할 수 있는 데이터 라인으로 사용됩니다.이 표준은 여러 칩이 통신을 제어하여 버스 컨트롤러 역할을 할 수 있는 시그널링 프로토콜을 정의합니다.

I3C 사양은 컴퓨터 시스템의 저속 주변기기 및 센서에 널리 사용되는 칩 간 통신의 사실상의 표준인 I²C 버스에서 이름을 따와 같은 전기 연결을 사용하며 일부 하위 호환성을 허용합니다.I3C 표준은 I²C 시스템과의 하위 호환성을 유지하도록 설계되었으며, 특히 기존 I²C 장치를 I3C 버스에 연결할 수 있지만 버스가 호환 I3C 장치 간의 고속 통신을 위해 더 높은 데이터 속도로 전환할 수 있는 설계가 가능합니다.따라서 I3C 표준은 심플한 2선식 I²C 아키텍처의 장점을 Serial Peripheral Interface(SPI; 시리얼 페리페럴 인터페이스) 등 복잡한 버스에 공통되는 고속 통신 속도와 결합합니다.

I3C 표준은 모바일 산업 프로세서 인터페이스 얼라이언스(MIPI Alliance)의 후원 하에 전자제품과 컴퓨터 관련 회사 간의 공동 노력으로 개발되었습니다.I3C 표준은 2017년 [2][3]말에 처음 공개되었지만, 접근하려면 개인 정보를 공개해야 합니다.Google과 Intel은 I3C를 사물인터넷([4]IoT) 장치의 센서 인터페이스 표준으로 지원했습니다.

역사

MIPI Sensor Working Group의 목표는 2014년 11월 스코츠데일 [5]AZ에서 열린 MEMS Executive Congress에서 처음 발표되었습니다.

Cadence,[6] Synopsys[7] 및 Silvaco를[8] 포함한 전자 설계 자동화 툴 벤더는 새로운 집적회로 설계에 I3C 버스를 구현하기 위한 컨트롤러 IP 블록 및 관련 검증 소프트웨어를 출시했습니다.

2016년 12월, 래티스 세미컨덕터는 ICE40 UltraPlus로 알려진 새로운 [9]FPGA에 I3C 지원을 통합했습니다.

2017년 퀄컴은 통합 I3C 컨트롤러를 지원하는 [10][failed verification]Snapdragon 845 모바일 SOC를 발표했습니다.

2017년 12월,[4][11] I3C 1.0 규격이 공개되었습니다.동시에 I3C 지원을 도입하는 Linux 커널 패치가 Boris Brezillon에 [12]의해 제안되었습니다.

2021년에 DDR5는 I3C를 도입했습니다.

2022년 6월, 르네사스 일렉트로닉스는 최초의 I3C 인텔리전트 스위치 [13]제품을 발표했습니다.

목표들

규격의 공개에 앞서 2016 MIPI DevCon의 [14]슬라이드 형식으로 규격에 대한 상당한 양의 일반 정보가 공개되었습니다.이 인터페이스의 목표는 MIPI 멤버 조직 및 MEMS Industry Group(MIG; MEMS 산업 그룹) 멤버를 대상으로 한 조사에 근거하고 있습니다.이 조사 결과는 [15]공개되었다.

I3C v1.0

초기 I3C 설계는 다음과 같은 방법으로 [16]I²C보다 개선하고자 했습니다.

  • I²C 표준의 슈퍼셋인2 핀 인터페이스레거시 I²C 타깃 디바이스를 새로운 버스에 연결할 수 있습니다.
  • 모바일 디바이스(스마트폰 및 IoT 디바이스)를 위한 저전력 공간 절약 설계.
  • 별도의 핀이 필요 없는 인밴드 인터럽트 시리얼버스.I²C에서는 일반적으로 주변기기로부터의 인터럽트에는 패키지마다 비공유 핀이 추가로 필요합니다.
  • CMOS I/O레벨을 사용한10 ~ 12.5 Mbit/s의 표준 데이터 레이트(SDR) 스루풋
  • High Data Rate(HDR; 고데이터 레이트) 모드에서는 클럭사이클당 여러 비트가 허용됩니다.SPI에 필적하는 스루풋을 지원하지만 I²C 퍼스트모드 [17]전력의 극히 일부만 필요합니다.
  • 공통 명령어 코드 표준 세트
  • 명령어 큐 지원
  • 오류 검출 및 복구(SDR 모드에서는 패리티 체크, HDR 모드에서는 5비트 CRC)
  • I3C 타깃의 동적 주소 할당(DAA)과 I²C 레거시 디바이스의 정적 주소 지원
  • I²C 스파이크 필터가 장착된 레거시 I²C 장치에서는 I3C 트래픽이 보이지 않으며, 50ns 미만의 SCL HIGH 시간에 의해 실현됩니다.
  • 핫조인(운전 중 버스 내 일부 디바이스의 전원이 켜지거나 꺼질 수 있음)
  • 컨트롤러 간 핸드오프를 위한 잘 정의된 프로토콜을 통한 다중 컨트롤러 작업

I3C 기본사양

I3C 1.0 표준을 공개적으로 이용할 수 있게 한 후, 조직은 이어서 I3C Basic 규격을 발표했습니다.이것은 LAND-Z 라이선스에 따라 비회원 조직에 의해 구현 가능한 서브셋입니다.I3C Basic은 I3C를 로열티 없이 구현할 수 있으며 MIPI 멤버십을 채택의 장벽으로 간주하는 조직을 대상으로 하고 있습니다.기본 버전에는 I3C 1.0의 많은 혁신적인 프로토콜이 포함되어 있지만 DDR 등의 구현이 어려울 수 있는 옵션인 고데이터 레이트(HDR) 모드도 포함되어 있지 않습니다.최대 12.5Mbit/s의 기본 SDR 모드는 I²C에 비해 [18]큰 속도/용량 향상을 가져옵니다.

I3C v1.1

2019년 12월에 발행된 이 사양은 MIPI 회원만 이용할 수 있습니다.

I3C v1.1.1

2021년 6월에 출판된 이 책은 "마스터/슬레이브"라는 용어를 폐지하고 이제 업데이트된 규범 용어 "컨트롤러/타깃"을 사용합니다.이러한 디바이스의 기술적 정의 및 I3C 버스에서의 역할은 변경되지 않습니다.

명명법

신호 핀

I3C는 I²C와 동일한 2개의 신호 핀(시리얼 클럭) 및 SDA(시리얼 데이터)를 사용합니다.주요 차이점은 I²C가 항상 개방 드레인 출력으로 작동하므로 속도가 느린 신호 상승 시간에 의해 제한됩니다.I3C는 호환성을 위해 필요한 경우 개방 드레인 모드를 사용하지만 가능하면 언제든지 출력을 푸시 풀로 전환하며 I²C보다 더 자주 사용할 수 있도록 프로토콜 변경 사항을 포함합니다.

  • SCL은 데이터 전송 중에 현재의 버스 컨트롤러에 의한 푸시 풀 출력으로 구동되는 기존의 디지털 클럭 신호입니다(거의[according to whom?] 사용되지 않는 I²C 기능인 클럭 스트레칭은 지원되지 않습니다).I²C 타깃 디바이스를 포함하는 트랜잭션에서 이 클럭 신호는 일반적으로 약 50%의 듀티 사이클을 가지지만 기존의 I3C 타깃과 통신할 때는 버스 컨트롤러가 더 높은 주파수로 전환하거나 듀티 사이클을 변경하여 SCL 하이 주기를 최대 40ns로 제한할 수 있습니다.
  • SDA는 시리얼 데이터 스트림을 전송합니다.이 스트림은 컨트롤러 또는 타깃에 의해 구동되지만 컨트롤러의 SCL 신호에 의해 결정되는 속도로 구동됩니다.I²C 프로토콜과의 호환성을 위해 각 트랜잭션은 SDA가 오픈 드레인 출력으로 작동하여 전송 속도를 제한합니다.I3C 타겟 앞으로 보내는 메시지의 경우 트랜잭션의 처음 몇 비트 후에 SDA 드라이버 모드가 푸시 풀로 전환되므로 클럭을 최대 12.5MHz까지 늘릴 수 있습니다.이 중속 기능은 Standard Data Rate(SDR; 표준 데이터 레이트) 모드라고 불립니다.

일반적으로 SDA는 SCL의 하강 에지 직후에 변경되며, 그 값은 다음 상승 에지에서 수신된다.컨트롤러가 타겟에 SDA를 넘길 때도 마찬가지로 SCL의 하강 에지에서 SDA를 넘깁니다.단, 타겟이 컨트롤러에 SDA의 제어를 반환하는 경우(예를 들어 쓰기 전에 주소를 확인한 후), 컨트롤러는 SCL의 상승 에지에 SDA를 해제하고 SCL의 기간 동안 수신값을 높게 유지한다(컨트롤러가 SCL을 구동하기 때문에 먼저 상승 에지를 인식한다).양쪽이 SDA를 구동하고 있을 때는 짧은 오버랩 기간이 되지만, 양쪽이 같은 값을 구동하고 있기 때문에 버스 경합은 발생하지 않습니다.)

프레이밍

I²C 및 I3C의 모든 통신에는 동기화를 위해 프레임이 필요합니다.프레임 내에서 SDA 회선의 변경은 항상 SCL이 로우 상태일 때 이루어져야 합니다.SDA는 SCL의 로우에서 하이로의 이행에서 안정된 것으로 간주할 수 있습니다.이 일반 규칙 위반은 프레임에 사용됩니다(적어도 레거시 및 표준 데이터 레이트모드).

데이터 프레임 간에 버스 컨트롤러는 SCL을 하이로 유지하여 클럭을 정지시키고 SDA 드라이버는 하이 임피던스 상태이므로 풀업 저항으로 클럭을 하이로 플로팅할 수 있다.SCL이 높을 때 SDA가 하이에서 로우로 이행하는 것을 START 기호라고 하며 새로운 데이터 프레임의 시작을 알립니다.SCL이 높을 때 SDA에서 STOP 기호에서 높은 값으로 전환하면 데이터 프레임이 종료됩니다.

"반복 START"라고 불리는 선행 STOP이 없는 START는 단일 버스 트랜잭션 내에서 하나의 메시지를 종료하고 다른 메시지를 시작하는 데 사용될 수 있다.

I²C에서는 보통 START 기호가 버스 컨트롤러에 의해 생성되지만, I3C에서는 대상 장치조차 SDA를 낮게 당겨 프레임을 시작하려는 것을 나타낼 수 있습니다.이것은 인밴드 인터럽트, 멀티 컨트롤러 지원, 핫 조인 등 일부 고급 I3C 기능을 구현하기 위해 사용됩니다.기동 후 버스 컨트롤러는 SCL을 구동하여 클럭을 재기동하고 버스 조정 프로세스를 시작합니다.

아홉 번째 비트

I²C와 마찬가지로 I3C는 9개의 클럭 사이클을 사용하여 각 8비트바이트를 전송합니다.그러나 9번째 사이클은 다르게 사용됩니다.I²C는 처음 8비트와 반대 방향으로 전송되는 확인 응답에 마지막 사이클을 사용합니다.I3C는 각 메시지의 첫 번째(주소) 바이트 및 I²C 호환 메시지에 대해 동일한 방식으로 작동하지만 I3C 타깃과 통신할 때 첫 번째 사용 후 메시지 바이트는 쓰기 시 홀수 패리티 비트이며 읽기 시 데이터 종료 플래그가 됩니다.

쓰기는 컨트롤러에 의해서만 종료할 수 있습니다.

컨트롤러 또는 타겟 중 하나가 판독을 종료할 수 있습니다.타겟은 SDA를 낮게 설정하여 더 이상 데이터를 사용할 수 없음을 나타냅니다.컨트롤러는 SDA를 인계받아 STOP 또는 START를 반복 생성함으로써 응답합니다.판독을 계속하기 위해 타깃은 SDA를 하이로 구동하고 SCL은 9비트 전에 로우로 구동하지만 SCL이 하이인 경우에는 SDA가 플로트(오픈 드레인)되도록 합니다.이때 컨트롤러가 판독을 중단하기 위해 SDA를 낮게(반복적인 START 조건) 구동할 수 있습니다.

버스 조정

액자가 시작될 때, 다수의 장치가 버스의 사용하며, 버스 중재 과정은 장치는 에스디에이 라인의 제어를 지급을 선택하는 역할을 할 뿐이라고 주장할 수 있다.둘 다 I²C과 I3C에서는, 버스 중재 open-drain 모드에서는 장치 이진 0( 낮은)장치 이진 1를 전송할 수를 재정의하여에게 전달을 허용하는 SDA, 하고 있다.반면open-drain 모드 상태에서 운전Contending 기기는 에스디에이 라인을 감시한다.반면 높은(1비트)를 전송할 때마다 장치 SDA에 낮은 지위(0비트)를 검출하면 Light는 다음 거래 시작한다라고 주장을 중단해야 중재를 잃었다.

각 트랜잭션은 타깃주소로 시작되며 구현에서는 번호가 작은 타깃주소에 우선순위를 부여합니다.차이점은 I²C는 조정 지속 시간에 제한이 없다는 것입니다(같은 디바이스에 메시지를 전송하려고 경쟁하는 드물지만 합법적인 상황에서는 경합은 주소 바이트가 끝날 때까지 검출되지 않습니다).단, I3C는 첫 번째 바이트가 끝날 때까지 중재가 완료됨을 보증합니다.이것에 의해, 푸시 풀 드라이버와 고속의 클럭 레이트를 대부분의 경우에 사용할 수 있습니다.

이것은, 다음의 몇개의 방법으로 행해집니다.

  • I3C는 여러 컨트롤러를 지원하지만 대칭은 아닙니다.하나의 컨트롤러는 현재 컨트롤러로 클럭 생성을 담당합니다.버스상에서 메시지를 송신하는 다른 디바이스(대역내 인터럽트 또는 버스를 사용하는 세컨더리 컨트롤러)는, 다른 데이터를 송신하기 전에 자신의 주소를 사용해 조정해야 합니다.따라서 컨트롤러와 다른 디바이스가 동시에 통신하는 경우를 제외하고 2개의 합법적인 버스메시지는 같은 첫 번째 바이트를 공유하지 않습니다.
  • I3C는 I²C와 마찬가지로 트랜잭션당 여러 메시지를 "반복된 START" 기호로 구분하여 사용할 수 있습니다.조정은 트랜잭션 단위로 이루어지므로 이러한 후속 메시지는 조정 대상이 되지 않습니다.
  • 대부분의 I3C 컨트롤러 트랜잭션은 예약된 주소로 시작됩니다.0x7E(111102).이 디바이스는 I3C 디바이스보다 우선순위가 낮기 때문에 조정을 통과하면 컨트롤러는 다른 디바이스가 버스에 대해 경합하고 있지 않음을 인식합니다.
  • 특별한 경우로서 I3C 디바이스에 낮은 주소가 할당되어 있는 경우(I3C는 컨트롤러에 의해 제어되는 동적 주소 할당을 서포트하고 있습니다).0x7E주소가 할당된 주소와 구별하기에 충분한 선행 비트에 대한 조정을 획득했습니다.컨트롤러는 조정이 완료되었음을 인식하고 SDA에서 푸시 풀 동작으로 전환될 수 있습니다.할당된 모든 주소가 다음 값보다 작을 경우0x40첫 번째 비트 이후입니다.모든 주소가 다음 값보다 작을 경우0x60두 번째 비트 이후 등입니다.
  • 상기의 경우, 현재의 컨트롤러가 버스 사용을 경합하고 있는 디바이스의 주소로 트랜잭션을 개시했을 경우, 양쪽 모두 주소 바이트를 정상적으로 송신합니다.단, 서로 상대방이 다음 확인 비트에 대해 (SDA를 낮게 풀링함으로써) 주소를 확인 응답할 것으로 예상합니다.그 결과, 어느 쪽도 인정의 결여를 볼 수 없고, 양쪽 모두 인정의 결여를 관찰할 것이다.이 경우 메시지는 전송되지 않지만 컨트롤러가 조정에서 승리합니다.이 경우 컨트롤러는 반복적인 시작을 전송한 후 재시도하여 성공할 수 있습니다.

공통 명령어 코드

예약된 주소로 주소가 지정된 쓰기0x7E는 I3C에서 다수의 특수 작업을 수행하기 위해 사용됩니다.모든 I3C 디바이스는 개별 주소 외에 이 주소에 대한 쓰기를 수신하고 해석해야 합니다.

우선, 데이터 바이트가 없는 주소 바이트만으로 구성된 쓰기는 I3C 타깃에는 영향을 주지 않지만 I3C 조정을 단순화하기 위해 사용할 수 있습니다.위에서 설명한 바와 같이 이 프레픽스는 (컨트롤러가 미드바이트로의 스위칭 최적화를 지원하는 경우) 조정을 고속화하고 약간 까다로운 조정 케이스를 회피함으로써 컨트롤러를 단순화할 수 있습니다.

기입 후에 데이터 바이트가 이어지는 경우, 바이트는 표준화된 I3C 연산인 "공통 명령 코드"를 인코딩합니다.명령어 코드0–0x7F는 모든 I3C 타깃을 대상으로 하는 브로드캐스트명령어입니다.그 뒤에 명령어 고유의 파라미터가 추가될 수 있습니다.명령어 코드0x80–0xFE는 개개의 타겟을 대상으로 하는 직접 명령어입니다.그 후 일련의 START와 특정 타겟에 대한 쓰기 또는 읽기를 반복합니다.

직접 명령어가 유효한 동안 대상별 쓰기 또는 읽기는 명령별 매개 변수를 전달합니다.이 작업은 I3C 메시지에 대한 대상의 일반 응답을 대신합니다.하나의 직접 명령어 뒤에 여러 개의 타깃별 메시지가 이어질 수 있으며, 각 메시지 앞에 START가 반복됩니다.이 특수 모드는 트랜잭션 종료(STOP 기호) 또는 다음 메시지가 수신인 지정될 때 종료됩니다.0x7E.

일부 명령어 코드는 브로드캐스트 형식과 다이렉트 형식 모두 존재합니다.예를 들어 인밴드 인터럽트를 이노블 또는 디세블로 하는 명령어를 개별 타깃으로 전송하거나 모두에게 브로드캐스트할 수 있습니다.타깃에서 파라미터를 취득하는 명령어(예를 들어 디바이스에서 지원하는 높은 데이터 레이트모드를 요구하기 위한 GETHDRCAP 명령어)는 직접 형식에만 존재합니다.

디바이스 클래스

디폴트(SDR) 모드의 I3C 버스에서는, 다음의 4개의 다른 클래스의 디바이스를 서포트할 수 있습니다.

  • I3C 메인 컨트롤러
  • I3C 세컨더리 컨트롤러
  • I3C 타깃
  • I²C 타깃(레거시 디바이스)

HDR(High Data Rate) 옵션

각 I3C 버스 트랜잭션은 SDR 모드에서 시작되지만 I3C 컨트롤러는 모든 I3C 타깃에 지정한HDR 모드로 트랜잭션이 계속됨을 통지하는 "Enter HDR" CCC 브로드캐스트명령어를 발행할 수 있습니다.HDR을 지원하지 않는I3C 타깃은 특정 "HDR exit" 시퀀스가 표시될 때까지 버스트래픽을 무시할 수 있습니다.이 시퀀스는 버스를 다시 리슨할 때임을 알려줍니다.(컨트롤러는 어떤 타깃이 HDR을 지원하는지 알고 있기 때문에 HDR을 지원하지 않는 타깃과 통신하기 위해 HDR을 사용하지 않습니다).

일부 HDR 모드는 I²C 디바이스의 SCL 회선 상에 50ns 스파이크필터가 있는 경우에도 I²C 디바이스와 호환성이 있습니다.즉, 50ns 미만의 SCL 회선 상에서의 높은 레벨은 무시됩니다.이는 I²C 사양에 따라 필요하지만 보편적으로 구현되지 않으며, 모든 구현이 빈번하게 반복되는 [19]스파이크를 무시하는 것은 아니기 때문에 I3C HDR 호환성을 검증해야 합니다.호환되는 HDR 모드에서는 I²C 디바이스가 이를 무시하도록 최대 45ns의 SCL 펄스를 사용합니다.

HDR-DDR 모드에서는 12.5MHz 클럭에 의한 더블 데이터 레이트시그널링을 사용하여 25Mbit/s의 원시 데이터 레이트(20Mbit/s 유효)를 실현합니다.이를 위해서는 SCK가 하이일 때 SDA 회선을 변경해야 합니다.이는 I²C 프로토콜을 위반하는 것이지만 I²C 디바이스는 SCL에서 짧은 하이파이 펄스를 인식하지 못하기 때문에 위반을 알아차리지 못합니다.

HDR-TSP 및 HDR-TSL 모드에서는, 다음의 3 개의 기호 중 하나가 3 진수(트리트)로서 사용됩니다.

  1. SDA와 SCL의 전이(서로 12.8ns 이내에 수신),
  2. SCL만의 이행 또는
  3. SDA만의 이행.

2바이트와 2개의 패리티 비트(합계 18비트)를 6개의 3비트 트리플렛으로 분할하여 각 트리플렛을 2개의 트리트로 인코딩합니다.25 Mtrit/s로 전송되며 33.3 Mbit/s의 유효 데이터 전송 속도를 달성합니다.

SDA의 두 가지 전환만으로 구성된 삼중수소 쌍은 HDR 시퀀스의 종료를 표시하기 위해 데이터를 인코딩하는 데 사용되지 않으며, 대신 프레임 구성에 사용된다.이는 SCL 전환 간의 최대 시간을 3 트리트 시간으로 제한하지만, 이는 레거시 I²C 디바이스의 50 ns 제한을 초과하기 때문에 HDR-TSP(삼진 기호, 순수) 모드는 레거시 I²C 디바이스가 없는 버스에서만 사용할 수 있습니다.

I²C 장치(스파이크 필터 포함)를 포함한 버스를 허용하려면 HDR-TSL(삼진 기호, 레거시) 모드를 사용해야 합니다.이는 삼중수소 스터핑에 의한 I²C 호환성을 유지한다. SCL의 상승 에지 후, 다음 삼중수소가 0이 아닌 경우, 송신자가 1 삼중수소를 삽입하고 수신자가 무시한다.따라서 SCL이 2개 이상의 삼중수소 시간 동안 결코 높지 않다.

I²C 기능은 I3C에서 지원되지 않습니다.

  • 풀업 저항은 I3C 컨트롤러에 의해 제공됩니다.외부 풀업 저항기는 더 이상 필요하지 않습니다.
  • 클럭 스트레칭 – 장치는 버스 속도로 작동하기에 충분히 빠릅니다.I3C 컨트롤러가 유일한 클럭소스입니다
  • I²C 확장(10비트) 주소I3C 버스상의 모든 디바이스는 7비트주소로 주소 지정됩니다.네이티브 I3C 디바이스에는 고유 48비트주소가 있어 다이내믹주소 할당시에만 사용됩니다.

레퍼런스

  1. ^ "MIPI I3C and I3C Basic". mipi.org. 2017-01-06.
  2. ^ "MIPI Alliance opens access to its MIPI I3C Sensor Interface Specification". 2017-12-14.
  3. ^ "MIPI Alliance releases MIPI I3C sensor-interface specification". www.evaluationengineering.com.
  4. ^ a b "MIPI makes market push for I3C sensor interface". 2017-12-14.
  5. ^ http://www.eetimes.com/document.asp?doc_id=1324598
  6. ^ http://ip.cadence.com/uploads/1075/Cadence_Brochure_MIPI_I3C_Slave_Controller-pdf[베어 URL PDF]
  7. ^ "VC Verification IP for MIPI I3C". www.synopsys.com.
  8. ^ "MIPI I3C Family for Sensor and IoT Applications" (PDF). silvaco.com. Archived from the original (PDF) on 2019-08-30. Retrieved 2019-08-30.
  9. ^ "Lattice gives iCE40 more power, I/O and memory". 2016-12-12.
  10. ^ "SDM845 Specs".
  11. ^ "MIPI I3C". mipi.org. 2017-01-06.
  12. ^ "LKML: Boris Brezillon: [PATCH v2 0/7] Add the I3C subsystem". lkml.org.
  13. ^ https://www.renesas.com/jp/en/about/press-room/renesas-unveils-industry-s-first-i3c-intelligent-switch-family-next-generation-server-storage-and
  14. ^ "MIPI I3C Sensor Sessions at MIPI DevCon2016". resources.mipi.org. MIPI Alliance Inc.
  15. ^ http://mipi.org/sites/default/files/MIPI%20+%20MIG%20Member%20Sensor%20Interface%20Survey%20Results%20final.pdf[데드링크]
  16. ^ "MIPI DevCon 2016: A Developer's Guide to MIPI I3C Implementation". YouTube. MIPI Alliance. 2016-09-23.
  17. ^ "MIPI DevCon 2016: MIPI I3C High Data Rate Modes". MIPI Alliance. 2016-09-23.
  18. ^ Foust, Ken. "MIPI Alliance Delivers New I3C Basic Specification". resources.mipi.org. Retrieved 2020-04-06.
  19. ^ "8-Kbit serial I2C bus EEPROM data sheet" (PDF). STMicroelectronics. October 2017. p. 27. DocID 023924 Rev 6. Archived (PDF) from the original on 2019-10-18. Retrieved 2019-11-19.

추가 정보

외부 링크