VME버스
VMEbus |
VMEbus(Versa Module[1] Europa 또는 Versa Module[2] Eurocard bus)는 컴퓨터 버스 표준으로 원래는 Motorola 68000 계열의 CPU용으로 개발되었지만 나중에 많은 응용 프로그램에[which?] 널리 사용되며 IEC에 의해 ANSI/IEEE 1014-1987로 표준화되었습니다.물리적으로는 Eurocard 크기, 기계 및 커넥터(DIN 41612)를 기반으로 하지만, Eurocard가 정의하지 않은 자체 신호 시스템을 사용합니다.1981년에 처음 개발되어 [3][when?]오늘날에도 널리 사용되고 있습니다.
역사
1979년, Motorola 68000 CPU의 개발 중에, 그들의 엔지니어 중 한 명인 Jack Kister는 68000 기반의 [4]시스템을 위한 표준화된 버스 시스템을 만들기로 결정했다.모토로라 팀은 VERSAbus라는 이름을 선택하기 위해 며칠 동안 브레인스토밍을 했다.VERSAbus 카드는 크지만370 x 230 mm(14+1µ2 x 9+1µ4 인치) 및 사용된 가장자리 커넥터.[3]IBM System 9000 계측기 컨트롤러, Automatix 로봇 및 기계 비전 시스템 등 일부 제품만 이를 채택했습니다.
키스터에는 나중에 존 블랙이 합류하여 사양을 개선하고 VERSA 모듈 제품 컨셉을 개발했습니다.블랙에서 일하는 젊은 엔지니어 Julie Keyhey는 새로운 VERSAbus에서 기존 카드를 실행하기 위해 사용된 최초의 VERSA 모듈 카드인 VERSAbus Adaptor Module을 설계했습니다.Motorola-Europe의 Sven Rau와 Max Loesel은 표준화 과정에서 늦은 유로카드 표준에 기반하여 시스템에 기계 사양을 추가했다.그 결과 처음에는 VERSAbus-E로 알려졌으나 나중에 VERSA 모듈 유로카드버스의 경우 VMEbus로 이름이 변경되었습니다(다만, 일부에서는 VERSA 모듈 [3]Europa라고 부릅니다).
이 시점에서 시그네틱스, Philips, Thomson, Mostek 등 68000의 생태계에 관여하는 많은 기업들이 이 표준을 사용하는 데 동의했습니다.곧 IEC는 IEC 821 VMEbus로, ANSI와 IEEE는 ANSI/IEE 1014-1987로 공식 표준화하였다.
원래 표준은 기존 Eurocard DIN 커넥터에 맞게 설계된 16비트 버스였습니다.단, 버스 폭을 넓힐 수 있도록 시스템이 몇 가지 업데이트되었습니다.현재의 VME64에는 풀 64비트 버스가 6U사이즈 카드로, 32비트가 3U 카드로 포함되어 있습니다.VME64 프로토콜의 일반적인 성능은 40MB/[3]s입니다.그 외의 관련 규격에서는, VME64x 에 핫 스왑(플러그 앤 플레이), 1 개의 VME 버스 카드에 접속하는 작은 「IP」카드, 및 VME 시스템을 서로 링크하기 위한 다양한 상호 접속 규격이 추가되고 있습니다.
1990년대 후반에는 동기 프로토콜이 유리하다는 것이 입증되었다.이 연구 프로젝트의 이름은 VME320이었다.VITA Standards Organization은 수정되지 않은 VME32/64 백플레인에 [3]대한 새로운 표준을 요구했습니다.새로운 2eSST 프로토콜은 1999년 ANSI/VITA 1.5에서 승인되었습니다.
오랜 세월에 걸쳐 VME 인터페이스에 많은 확장기능이 추가되어 VME 자체와 병행하여 '사이드밴드' 통신채널이 제공되고 있습니다.예를 들어 IP 모듈, RACEway Interlink, SCSA, VME64x 백플레인 기가비트이더넷, PCI Express, Rapid 등이 있습니다.IO, Star Fabric 및 Infini Band.
VMEbus는 또한 밀접하게 관련된 표준인 VXIbus와 VPX를 개발하기 위해 사용되었습니다.VME버스는 STEbus와 같은 이후의 많은 컴퓨터 버스에 강한 영향을 미쳤다.
VME의 초기 단계
VMEbus의 아키텍처 개념은 1970년대 후반에 Motorola에 의해 개발된 VERSAbus에 [3]기초하고 있습니다.서독 뮌헨에 있는 Motorola의 유럽 마이크로시스템즈 그룹은 Eurocard 기계 표준을 기반으로 VERSAbus와 유사한 제품 라인을 개발할 것을 제안했습니다.이 개념을 설명하기 위해 Max Loesel과 Sven Rau는 (1) CPU 보드, (2) 다이내믹 메모리 보드, (3) 스태틱 메모리 보드 등 3개의 프로토타입 보드를 개발했습니다.그들은 새 버스를 VERSAbus-E라고 명명했다.이후 모토로라 마이크로시스템즈 운영 부사장이었던 Lyman (Lyman (Lym) Hevle)에 의해 Versa Module European의 줄임말인 "VME"로 이름이 바뀌었다.(나중에 VME Marketing Group을 설립해, VME International Trade Association(VITA)으로 이름을 변경했습니다).1981년 초, Motorola, Mostek 및 Signetics는 새로운 버스 아키텍처를 공동으로 개발하고 지원하기로 합의했습니다.이들 회사는 모두 68000 마이크로프로세서 패밀리의 초기 서포터였습니다.
Motorola의 John Black, Mostek의 Craig McKenna, Signetics의 Cecil Kaplinsky가 VMEbus 사양의 초안을 개발했습니다.1981년 10월 서독 뮌헨에서 열린 시스템 81 무역 박람회에서 모토로라, 모스텍, 시그네틱스/필립스, 톰슨 CSF는 VMEbus의 공동 지원을 발표했습니다.그들은 또한 규격의 개정 A를 공용 도메인에 배치했다.1982년 8월, 새롭게 결성된 VMEbus Manufacturers' Group(VITA)에 의해 VMEbus 사양의 리비전 B가 발행되었습니다.이 새로운 개정판은 신호선 드라이버와 수신기의 전기적 사양을 개선하였고, 기계적 사양을 개발 중인 IEC 297 표준(유로카드 기계적 형식에 대한 공식 사양)에 따라 더욱 개선하였다.1982년 후반, 국제 전기 기술 위원회(IEC)의 프랑스 대표단은 VMEbus의 개정 B를 국제 표준으로 제안했다.IEC SC47B 소위원회는 프랑스 필립스의 미라 포커를 편집위원장으로 지명하여 VMEbus의 국제 표준화를 공식적으로 시작했다.
1983년 3월 IEEE Microprocessor Standards Committee(MSC; 마이크로프로세서 표준위원회)는 미국에서 VMEbus를 표준화할 수 있는 작업 그룹을 설립하기 위한 허가를 요청했습니다.이 요구는 IEEE 표준 이사회에 의해 승인되어 P1014 워킹 그룹이 설립되었습니다.웨인 피셔가 작업 그룹의 초대 의장으로 임명되었다.John Black은 P1014 기술 소위원회 의장을 역임했습니다.IEC, IEEE 및 VMEbus Manufacturers Group(현재의 VITA)은 코멘트를 받기 위해 리비전 B의 복사본을 배포하고 이에 따른 문서 변경 요청을 받았습니다.이러한 의견은 개정 B를 통과해야 할 시점임을 명확히 하였다.1983년 12월, 존 블랙, 미라 포커, 웨인 피셔, 크레이그 맥케나를 포함한 회의가 열렸다.개정판 C를 만들고 세 기관이 받은 모든 의견을 고려해야 한다는 데 동의하였다.Motorola의 John Black과 Shlomo Pri-Tal은 모든 소스의 변경 사항을 공통 문서에 통합했습니다.VMEbus Manufacturers Group은 이 문서에 리비전 C.1이라는 라벨을 붙이고 퍼블릭도메인 내에 배치했습니다.IEEE는 그것을 P1014 Draft 1.2로, IEC는 그것을 IEC 821 Bus로 표기했다.IEEE P1014 작업 그룹과 MSC의 후속 투표 결과 더 많은 의견이 제시되었고 IEEE P1014 초안의 갱신이 요구되었다.그 결과, ANSI/IEEE 1014-1987 사양이 되었습니다.
1985년, Aitech는 US TACOM의 계약에 따라 개발했습니다.이것은 최초의 전도 냉각 6U VMEbus 보드입니다.전기적으로는 준거 VMEbus 프로토콜 인터페이스를 제공하지만 기계적으로는 이 보드를 공랭식 연구실 VMEbus 개발 섀시에서 사용할 수 없었습니다.
1987년 말, IEEE의 지시로 VITA에 기술 위원회가 구성되어 Dale Young(DY4 Systems)과 Doug Patterson(Plesey Microsystems, 그 후 Radstone Technology)이 공동 위원장을 맡은 최초의 전기 및 기계 호환 VMEbus 보드를 만들었습니다.ANSI/IEEE-1101.2-1992는 이후 1992년에 비준 및 공개되었으며 모든 6U VMEbus 제품에 대한 전도 냉각 국제 표준으로 유지되고 있습니다.
1989년 Performance Technologies Inc.의 John Peters는 VME64의 초기 개념인 VMEbus의 주소와 데이터 라인(A64/D64)을 개발했습니다.이 개념은 같은 해에 시연되었으며 VMEbus 사양의 성능 향상으로 1990년에 VITA 기술 위원회에 채택되었습니다.1991년 IEEE는 P1014R(VMEbus 사양 개정)에 대한 PAR(Project Authorization Request)를 승인했습니다.VITA의 테크니컬 디렉터인 Ray Alderman은 DY-4 Systems의 Kim Cloessy와 함께 이 활동을 공동 지휘했습니다.
1992년 말 VMEbus(A40/D32, Locked Cycles, Rescinding DTACK*, Autoslot-ID, Auto System Controller 및 Enhanced DIN 커넥터 메카니컬)에 대한 추가 확장이 이 문서를 작성하기 위해 더 많은 작업이 필요했습니다.VITA Technical Committee는 IEEE와의 작업을 중단하고 American National Standards Institute(ANSI)에 표준개발기구(SDO)로서의 인정을 요구했습니다.원래의 IEEE Par P1014R은, 그 후에 IEEE에 의해서 철회되었습니다.VITA Technical Committee는 퍼블릭도메인 VMEbus C.1 사양을 베이스 레벨 문서로서 사용하는 것으로 되돌아가 새로운 기능 강화를 추가했습니다.이 강화 작업은 전적으로 VITA 기술위원회에 의해 수행되었고 ANSI/VITA 1-1994가 되었다.문서 편집의 엄청난 작업은 DY-4 Systems의 기술 공동 의장 Kim Clohessy가 기계 도면을 만들고 각 챕터 편집자가 뛰어난 기여를 한 Frank Hom의 도움을 받아 수행했습니다.
VME64 소위원회에 제안된 추가 개선사항은 VME64 확장 문서에 수록되어 있습니다.1992년 말에 두 가지 다른 액티비티가 시작되었습니다: BLLI(VMEbus 보드 레벨 라이브 삽입 사양)와 VSLI(Fault Tolerance가 [3]있는 VMEbus 시스템 레벨 라이브 삽입).
1993년에는 I/O 인터커넥션 및 데이터 무버 서브시스템으로 사용하기 위한 고속 시리얼 및 병렬 서브버스의 구현과 같은 기반 VME 아키텍처에 대한 새로운 활동이 시작되었습니다.이러한 아키텍처는 메시지 스위치, 라우터 및 소규모 멀티프로세서 병렬 아키텍처로 사용할 수 있습니다.
VITA의 ANSI 인증 표준 개발 기관 인정 신청은 1993년 6월에 승인되었습니다.기타 수많은 문서(메자닌, P2, 시리얼 버스 표준 등)가 이러한 테크놀로지의 퍼블릭 도메인 관리자로 VITA와 함께 배치되어 있습니다.
| 토폴로지 | 연도 | 버스 사이클 | 최대 속도(MB/s) |
|---|---|---|---|
| VMEbus32 병렬버스 Rev.a | 1981 | BLT | 40 |
| VMEbus IEEE-1014 | 1987 | BLT | 40 |
| VME64 | 1994 | MBLT | 80 |
| VME64x | 1997 | 2eVME | 160 |
| VME320 | 1997 | 2eSST | 320 |
묘사
VMEbus는 많은 점에서 68000의 핀이 백플레인으로 런아웃된 것과 동등하거나 유사합니다.
단, 68000의 주요 기능 중 하나는 플랫 32비트 메모리 모델입니다.메모리 세그멘테이션등의 「안티 기능」은 없습니다.그 결과 VME는 68000과 매우 유사하지만 68000은 일반적이기 때문에 대부분의 경우 문제가 되지 않습니다.
68000과 마찬가지로 VME는 별도의 32비트 데이터 및 주소 버스를 사용합니다.68000 주소 버스는 실제로는 24비트, 데이터 버스는 16비트(내부적으로는 32/32이지만)이지만 설계자는 이미 완전한 32비트 구현을 검토하고 있었습니다.
양쪽 버스 폭을 허용하기 위해 VME는 2개의 다른 Eurocard 커넥터(P1과 P2)를 사용합니다.P1은 각각 32핀의 3열을 포함하고 있으며, 첫 번째 24개의 주소 비트, 16개의 데이터 비트 및 모든 제어 신호를 구현합니다.P2에는 나머지 8개의 주소 비트와 16개의 데이터 비트가 포함된 행이 하나 더 있습니다.
버스는 조정 버스라고 불리는 9개의 노선으로 제어됩니다.모든 통신은 아비터 모듈로 알려진 Eurocard 섀시의 슬롯1에 있는 카드로 제어됩니다.라운드로빈 모드와 프라이어리티 모드의 2가지 조정 모드가 지원됩니다.
조정 모드에 관계없이 카드는 4개의 Bus Request 회선 중 하나를 낮게 유지함으로써 버스 마스터가 되려고 시도할 수 있습니다.라운드 로빈 조정에서는 아비터가 버스 요청 라인 BR0 ~ BR3을 순환하여 버스에 부여될 가능성이 있는 동시 요청자를 결정합니다.우선 순위 조정에서는 BR0 ~ BR3은 고정 우선순위 방식(BR0 최저, 최대 BR3 최고)을 사용하며 아비터는 가장 높은 우선 순위 요청자에게 버스를 부여합니다.
아비터는 어느 버스 요구를 허가할지를 결정하면 버스 마스터쉽을 획득한 레벨에 대응하는 버스 그랜트 회선(BG0 ~BG3)을 어설션합니다.2개의 마스터가 동시에 같은 BR 회선을 사용하여 버스를 요구하면 버스 그랜트 데이지 체인은 아비터에 가장 가까운 모듈에 버스를 부여함으로써 사실상 동점을 해소한다.그러면 마스터는 버스 비지(BBSY*)를 아사트하여 버스가 사용 중임을 나타냅니다.
이 시점에서 마스터는 버스에 액세스할 수 있습니다.데이터를 쓰기 위해 카드는 주소, 주소 수식자 및 데이터를 버스에 구동합니다.그런 다음 어드레스 스트로보 회선과 2개의 데이터 스트로보 회선을 낮게 구동하여 데이터가 준비되었음을 나타내고 쓰기 핀을 구동하여 전송 방향을 나타냅니다.2개의 데이터 스트로브와 *LWORD 행이 있기 때문에 데이터 폭이 8, 16 또는 32비트(VME64의 경우 64비트)인지 카드가 나타낼 수 있습니다.버스 주소의 카드는 데이터를 읽고 전송이 완료되면 데이터 전송 확인 응답 로우 라인을 꺼냅니다.전송을 완료할 수 없는 경우는, 버스의 에러 라인을 낮게 끌어낼 수 있습니다.데이터 판독은 기본적으로 동일하지만 제어카드는 주소버스를 구동하고 데이터버스를 트라이스테이트한 상태로 유지하며 읽기 핀을 구동합니다.슬레이브 카드 드라이브는 데이터 버스에 데이터를 읽고 데이터가 준비되면 데이터 스트로보 핀을 낮춥니다.시그널링 방식은 비동기 방식입니다.즉, (PCI 등의 동기식 버스와는 달리) 전송이 버스 클럭핀 타이밍과 관련지어지지 않습니다.
블록 전송 프로토콜을 사용하면 단일 주소 사이클로 여러 버스 전송을 수행할 수 있습니다.블록 전송 모드에서 첫 번째 전송은 주소 사이클을 포함하며 이후 전송은 데이터 사이클만 필요로 합니다.슬레이브는 이러한 전송이 연속된 주소를 사용하도록 보장할 책임이 있습니다.
버스 마스터는 두 가지 방법으로 버스를 방출할 수 있습니다.Release When Done(RWD)을 사용하면 마스터는 전송이 완료되면 버스를 해제하고 이후 전송이 완료될 때마다 버스에 대해 재비트를 수행해야 합니다.Release On Request(ROR)를 사용하면 마스터는 전송 간에 BBSY*를 계속 아사트함으로써 버스를 유지합니다.ROR을 사용하면 버스 클리어(BCLR*)가 버스 중재를 원하는 다른 마스터에 의해 아사트될 때까지 마스터가 버스에 대한 제어를 유지할 수 있습니다.따라서 트래픽의 버스트를 생성하는 마스터는 각 버스트의 첫 번째 전송에서만 버스를 조정함으로써 성능을 최적화할 수 있습니다.이 전송 레이텐시의 감소는 다른 마스터의 전송 레이텐시가 다소 높아지기 때문입니다.
주소 수식자는 VME 버스 주소 공간을 여러 개의 개별 서브 공간으로 분할하기 위해 사용됩니다.주소 수식자는 백플레인 상의 6비트 폭의 신호 세트입니다.주소 수식자는, 유효 주소 비트수, 특권 모드(프로세서가 버스 액세스를 유저 레벨 또는 시스템 레벨의 소프트웨어로 구별할 수 있도록), 및 전송이 블록 전송인지 아닌지를 지정합니다.주소 수식자의 불완전한 테이블을 다음에 나타냅니다.
| 16진수 코드 | 기능. | 설명. |
|---|---|---|
| 3f | 표준 감시 블록 전송 | 블록 전송 A24, 특권 |
| 3e | 표준 감시 프로그램 액세스 | A24 명령 액세스, 특권 |
| D | 표준 슈퍼바이저 데이터 액세스 | A24 데이터 액세스, 특권 |
| 3b | 표준 비특권 블록 전송 | A24 일반 프로그램의 블록 전송 |
| 3a | 표준 비특권 프로그램 액세스 | A24 명령 접근, 비특권 |
| 39 | 표준 비특권 데이터 액세스 | A24 데이터 액세스, 비특권 |
| 2D | 짧은 감시 액세스 | A16 특권 액세스 |
| 29 | 짧은 비특권 액세스 | A16 비특권 액세스 |
| 0f | 확장 감시 블록 전송 | A32 특권 블록 전송 |
| 0e | 확장 감시 프로그램 액세스 | A32 특권 명령 액세스. |
| 0d | 확장 감시 데이터 액세스 | A32 특권 데이터 액세스 |
| 0b | 확장 비특권 블록 전송 | A32 비특권 블록 전송 |
| 0a | 비특권 프로그램 접근 확장 | A32 비특권 명령 액세스 |
| 09 | 비특권 데이터 액세스 확장. | A32 비특권 데이터 액세스 |
| 메모 | A16n, A24, A32와 같이 A는 주소의 폭을 나타냅니다. |
VME는 또한 68000의 인터럽트레벨 7개를 모두 7핀 인터럽트버스로 디코딩합니다.인터럽트 스킴은 우선순위가 지정된 벡터 인터럽트 중 하나입니다.인터럽트 요구 회선(IRQ1~IRQ7)은 인터럽트에 우선순위를 부여합니다.인터럽트 모듈은 인터럽트 요구 라인 중 하나를 어설트한다.버스상의 모든 모듈이 잠재적으로 인터럽트를 처리할 수 있습니다.인터럽트 처리 모듈은 처리되는 우선순위로 인터럽트 요구를 인식하면 위에서 설명한 일반적인 방법으로 버스를 조정합니다.그런 다음 처리되는 IRQ 라인의 바이너리 버전(예를 들어 IRQ5가 처리 중인 경우 바이너리 101)을 어드레스 버스에 구동함으로써 인터럽트 벡터를 읽습니다.또한 IACK 회선과 읽기 중인 상태/ID의 폭에 대한 적절한 데이터 전송 스트로브도 어소트합니다.다시 LWORD*, DS0* 및 DS1*은 상태를 허용/ID 읽기 사이클은 8, 16 또는 32비트 와이드 전송이지만 대부분의 기존 하드웨어 인터럽터는 8비트 상태/ID를 사용합니다.인터럽터는 상태를 전송하여 응답합니다.인터럽트를 설명하는 데이터 버스상의 ID.인터럽트 처리 모듈(일반적으로 CPU)은 보통 이 상태/ID 번호를 사용하여 적절한 소프트웨어 인터럽트 서비스 루틴을 식별하고 실행합니다.
VME 버스에서는 모든 전송이 DMA이며 모든 카드가 마스터 또는 슬레이브입니다.대부분의 버스 표준에서는 다양한 전송 유형과 마스터/슬레이브 선택을 지원하기 위해 상당한 복잡성이 추가됩니다.예를 들어 ISA 버스에서는 이들 두 기능을 기존의 "채널" 모델과 함께 추가해야 했습니다.이 모델에서는 모든 통신이 호스트 CPU에 의해 처리되었습니다.이것에 의해, 개념 레벨에서는 VME가 큰폭으로 심플하게 되어, 한층 더 파워풀하게 됩니다만, 각 카드에는 보다 복잡한 컨트롤러가 필요하게 됩니다.
개발 도구
VME 버스를 개발하거나 트러블 슈팅을 실시할 때는 하드웨어 신호를 조사하는 것이 매우 중요합니다.로직 분석기와 버스 분석기는 신호를 수집, 분석, 디코딩, 저장하여 사람들이 여유롭게 고속 파형을 볼 수 있도록 하는 도구입니다.
VITA는 VME 시스템의 프런트 엔드 설계 및 개발을 지원하는 포괄적인 FAQ를 제공합니다.
VMEbus를 사용하는 컴퓨터
VMEbus를 사용하는 컴퓨터에는 다음이 포함됩니다.
- HP 743/744 PA-RISC 싱글보드 컴퓨터[5]
- Sun-2 ~ Sun-4
- HP 9000 산업용 워크스테이션
- 아타리 TT030·아타리 MEGA STE
- 모토로라 MVME
- 심볼
- 어드밴스드 수치 연구 분석 그룹의 페이스.
- ETAS ES1000 고속 프로토타이핑 시스템
- Motorola 88000 기반의 Data General AViON 컴퓨터 몇 대
- 초기 실리콘 그래픽스 MIPS 기반 시스템(Professional IRIS, Personal IRIS, Power Series 및 Onyx 시스템 포함)
- 컨버전스 테크놀로지 Mighty Frame
핀 배치
 | 이 섹션은 어떠한 출처도 인용하지 않습니다.(2020년 5월 (이 및 타이밍 ) |
P1
| 핀 | a | b | c |
|---|---|---|---|
| 1 | D00 | BBSY* | D08 |
| 2 | D01 | BCLR* | D09 |
| 3 | D02 | ACFAIL* | D10 |
| 4 | D03 | BG0IN* | D11 |
| 5 | D04 | BG0OUT* | D12 |
| 6 | D05 | BG1IN* | D13 |
| 7 | D06 | BG1OUT* | D14 |
| 8 | D07 | BG2IN* | D15 |
| 9 | GND | BG2OUT* | GND |
| 10 | 시스템 | BG3IN* | 시스템 실패* |
| 11 | GND | BG3OUT* | BERR* |
| 12 | DS1* | BR0* | 시스템 리셋* |
| 13 | DS0* | BR1* | LWORD* |
| 14 | 기입* | BR2* | AM5 |
| 15 | GND | BR3* | A23 |
| 16 | DTACK* | AM0 | A22 |
| 17 | GND | AM1 | A21 |
| 18 | AS* | AM2 | A20 |
| 19 | GND | AM3 | A19 |
| 20 | IACK* | GND | A18 |
| 21 | IACKIN* | 서클 | A17 |
| 22 | IACKOUT* | 서버* | A16 |
| 23 | 오전 | GND | A15 |
| 24 | A07 | IRQ7* | A14 |
| 25 | A06 | IRQ6* | A13 |
| 26 | A05 | IRQ5* | A12 |
| 27 | A04 | IRQ4* | A11 |
| 28 | A03 | IRQ3* | A10 |
| 29 | A02 | IRQ2* | A09 |
| 30 | A01 | IRQ1* | A08 |
| 31 | −12V | +5VSTBY | +12V |
| 32 | +5 V | +5 V | +5 V |
P2
| 핀 | a | b | c |
|---|---|---|---|
| 1 | 사용자 정의 | +5 V | 사용자 정의 |
| 2 | 사용자 정의 | GND | 사용자 정의 |
| 3 | 사용자 정의 | 예약필 | 사용자 정의 |
| 4 | 사용자 정의 | A24 | 사용자 정의 |
| 5 | 사용자 정의 | A25 | 사용자 정의 |
| 6 | 사용자 정의 | A26 | 사용자 정의 |
| 7 | 사용자 정의 | A27 | 사용자 정의 |
| 8 | 사용자 정의 | A28 | 사용자 정의 |
| 9 | 사용자 정의 | A29 | 사용자 정의 |
| 10 | 사용자 정의 | A30 | 사용자 정의 |
| 11 | 사용자 정의 | A31 | 사용자 정의 |
| 12 | 사용자 정의 | GND | 사용자 정의 |
| 13 | 사용자 정의 | +5 V | 사용자 정의 |
| 14 | 사용자 정의 | D16 | 사용자 정의 |
| 15 | 사용자 정의 | D17 | 사용자 정의 |
| 16 | 사용자 정의 | D18 | 사용자 정의 |
| 17 | 사용자 정의 | D19 | 사용자 정의 |
| 18 | 사용자 정의 | D20 | 사용자 정의 |
| 19 | 사용자 정의 | D21 | 사용자 정의 |
| 20 | 사용자 정의 | D22 | 사용자 정의 |
| 21 | 사용자 정의 | D23 | 사용자 정의 |
| 22 | 사용자 정의 | GND | 사용자 정의 |
| 23 | 사용자 정의 | D24 | 사용자 정의 |
| 24 | 사용자 정의 | D25 | 사용자 정의 |
| 25 | 사용자 정의 | D26 | 사용자 정의 |
| 26 | 사용자 정의 | D27 | 사용자 정의 |
| 27 | 사용자 정의 | D28 | 사용자 정의 |
| 28 | 사용자 정의 | D29 | 사용자 정의 |
| 29 | 사용자 정의 | D30 | 사용자 정의 |
| 30 | 사용자 정의 | D31 | 사용자 정의 |
| 31 | 사용자 정의 | GND | 사용자 정의 |
| 32 | 사용자 정의 | +5 V | 사용자 정의 |
세컨더리 버스(STE 버스 등)에서는 P2행 a 및 c를 사용할 수 있습니다.
「 」를 참조해 주세요.
레퍼런스
- ^ "Versa Module Europa bus". Retrieved 8 April 2019.
- ^ "Long live VME!". Retrieved 8 April 2019.
- ^ a b c d e f g "VME Technology FAQ". Vita.com. 3 January 1999. Retrieved 1 August 2013.
- ^ Black, John Arthur (1992). The System engineer's handbook: a guide to building VMEbus and VXIbus systems. Morgan Kaufmann. p. 563. ISBN 978-0-12-102820-6.
A team of engineers at Motorola Microsystems led by Jack Kister, designed a 68000 development system called the EXORmacs. The backplane of the EXORmacs was called VERSAbus. While coordinating the efforts of his team, Jack wrote a 41-page bus description of VERSAbus which was published in November of 1979. The first EXORmacs was shipped in January 1980.
- ^ "HP VME Products - Alimar Technology Corp". Alimartech.com. Retrieved 1 August 2013.
- ^ 표 7 - 1 J1/P1 핀 할당, ANSI/VITA 1-1994 (R2002)에서
- ^ 표 7 - 2 J2/P2 핀 할당, ANSI/VITA 1-1994 (R2002)
