하이퍼 트랜스포트

HyperTransport
하이퍼스레딩(HT)과 혼동하지 마십시오.HT는 약어로도 사용됩니다.
HyperTransport 컨소시엄 로고

HyperTransport(HT)는 컴퓨터 프로세서의 상호접속을 위한 테크놀로지입니다.2001년 [1]4월 2일에 도입된 쌍방향 시리얼/패럴렐 고대역폭 저지연 포인트 투 포인트링크입니다HyperTransport Consortium은 HyperTransport 테크놀로지의 홍보와 개발을 담당하고 있습니다.

HyperTransport는 Athlon 64에서 AMD FX 및 관련 메인보드 칩셋에 이르는 AMD 중앙처리장치(CPU)의 시스템 버스 아키텍처로 가장 잘 알려져 있습니다.HyperTransport는 IBM과 Apple에서 PowerMac G5 머신 및 많은 최신 MIPS 시스템에 사용되고 있습니다.

현재의 HTX 3.1 사양은 2014년 고속(2666 및 3200 MT/s 또는 약 10.4 GB/s 및 12.8 GB/s) DDR4 RAM 및 저속(약 1 GB/s [1] 하이엔드 PCIe SSD ULLtraDIMM RAM과 유사한[clarification needed] 속도)에 대해 경쟁력을 유지했습니다.인텔의 테크놀로지에서는, RAM 의 속도 범위 마다 독자적인 인터페이스가 필요합니다.그 결과, 메인보드 레이아웃이 복잡해지지만, 보틀 넥은 줄어듭니다.26 GB/s의 HTX 3.1은 최대 4개의 DDR4 스틱을 가장 빠른 속도로 실행할 수 있는 통합 버스입니다.DDR4 RAM 이외에도 2대 이상의 HTX 3.1 버스가 필요하기 때문에 통합 트랜스포트로서의 가치가 떨어질 수 있습니다.

개요

링크 및 환율

HyperTransport는 200MHz~3.2GHz에서 동작하는1.x, 2.0, 3.0 및 3.1의 4가지 버전이 있습니다.DDR 또는 "더블 데이터 레이트" 연결이기도 합니다. 즉, 클럭 신호의 상승 에지 및 하강 에지 모두에 데이터를 전송합니다.이것에 의해, 3.2 GHz 로 동작하고 있는 경우, 최대 6400 MT/s 의 데이터 레이트가 가능하게 됩니다.동작 주파수는 현재의 컴퓨팅에서 메인보드 칩셋(North Bridge)과 자동 네고시에이션 됩니다.

HyperTransport는 링크당2 ~ 32비트 범위의 자동 네고시에이션비트폭을 지원합니다.HyperTransport 버스마다 2개의 단방향 링크가 있습니다.버전 3.1의 등장에서는 32비트 링크를 풀로 사용하고 HyperTransport 3.1 사양의 동작 주파수를 풀로 사용하고 있기 때문에 이론적인 전송 레이트는 방향당 25.6 GB/s(3.2 GHz×클럭 사이클당 2 전송×링크당 32비트) 또는 51.2 GB/s의 집약 스루풋이 되어, 기존의 대부분의 버스 표준 작업보다 고속화됩니다.대부분의 버스 표준보다 고속으로 하이 퍼포먼스 컴퓨팅과 네트워킹을 실현합니다.

다른 CPU에 대한 16비트 링크와 주변기기에 대한 8비트 링크와 같이 다양한 폭의 링크를 하나의 시스템 구성으로 혼재시킬 수 있습니다.이를 통해 CPU 간의 상호접속을 넓히고 필요에 따라 주변기기에 대한 대역폭을 줄일 수 있습니다.또한 단일 16비트링크를 2개의 8비트링크로 분할할 수 있는 링크 분할도 지원합니다.이 테크놀로지는 일반적으로 오버헤드가 낮기 때문에 다른 솔루션보다 레이텐시가 짧습니다.

HyperTransport는 1.2V로 [2]동작하는 저전압차동신호(LVDS)와 유사합니다.HyperTransport 2.0에는 사후 커서 송신기 데파시스가 추가되었습니다.HyperTransport 3.0에는 스크램블링과 리시버 위상 정렬 및 옵션 송신기 전구체 기능이 추가되었습니다.

패킷 지향

HyperTransport는 패킷 기반이며, 각 패킷은 링크의 물리적 폭에 관계없이 32비트 워드 세트로 구성됩니다.패킷의 첫 번째 단어에는 항상 명령 필드가 포함됩니다.대부분의 패킷에는 40비트주소가 포함되어 있습니다.64비트 어드레싱이 필요한 경우 추가 32비트 제어 패킷이 추가됩니다.데이터 payload는 제어 패킷 뒤에 전송됩니다.전송은 실제 길이에 관계없이 항상 32비트의 배수로 패딩됩니다.

HyperTransport 패킷은 비트 시간으로 알려진 세그먼트에서 상호 연결에 들어갑니다.필요한 비트 횟수는 링크 폭에 따라 달라집니다.HyperTransport는 시스템 관리 메시징, 시그널링 인터럽트, 인접 디바이스 또는 프로세서에 대한 프로브 발행, I/O 트랜잭션 및 일반 데이터 트랜잭션도 지원합니다.지원되는 write 명령어에는 posted 명령어와 non-posted 명령어가 있습니다.투고된 쓰기는 대상의 응답을 필요로 하지 않습니다.이는 보통 균일한 메모리액세스 트래픽이나 직접 메모리액세스 전송등의 고대역폭 디바이스에 사용됩니다.투고되지 않은 쓰기의 경우 수신자의 응답이 "target done" 응답 형식으로 필요합니다.읽기에는 읽기 데이터를 포함하는 응답도 필요합니다.HyperTransport는 PCI 소비자/생산자 주문 모델을 지원합니다.

전원 관리

HyperTransport는 고급 구성 및 전원 인터페이스 사양에 준거하여 전원 관리도 용이합니다.즉, 프로세서의 sleep 상태(C 상태)의 변경은 디바이스 상태(D 상태)의 변경(CPU가 sleep 상태가 되었을 때의 디스크 전원 오프 등)의 변경을 나타낼 수 있습니다.HyperTransport 3.0은 중앙 집중형 전원 관리 컨트롤러로 전원 관리 정책을 구현할 수 있도록 기능이 추가되었습니다.

적용들

프론트 사이드 버스 교체

HyperTransport의 주요 용도는 인텔 정의 프론트 사이드 버스를 교체하는 것입니다.이것은 인텔 프로세서의 종류에 따라 다릅니다.예를 들어 Pentium을 PCI Express 버스에 직접 연결할 수는 없지만 먼저 어댑터를 통해 시스템을 확장해야 합니다.전용 프론트 사이드 버스는 AGP나 PCI Express 등 다양한 표준 버스용 어댑터를 통해 연결해야 합니다.이러한 기능은 일반적으로 노스브리지와 사우스브리지 등 각각의 컨트롤러 기능에 포함됩니다.

반면 HyperTransport는 여러 회사의 컨소시엄에서 공개되는 개방형 사양입니다.1개의 HyperTransport 어댑터 칩은 광범위한 HyperTransport 대응 마이크로프로세서로 동작합니다.

AMD는 Opteron, Athlon 64, Athlon II, Sempron 64, Turion 64, Phenom, Phenom II 및 FX 패밀리 마이크로프로세서 전면 버스를 대체하기 위해 HyperTransport를 사용했습니다.

멀티프로세서 인터커넥트

HyperTransport의 또 다른 용도는 NUMA 멀티프로세서 컴퓨터의 상호 연결입니다.AMD는 Opteron 및 Athlon 64 FX (Dual Socket Direct Connect (DSDC) Architecture)시리즈의 프로세서에서 Direct Connect 아키텍처의 일부로 독자적인 캐시 일관성 확장 기능을 갖춘 HyperTransport를 사용했습니다.EPYC 서버 CPU에서 사용되는 Infinity Fabric은 HyperTransport의 슈퍼셋입니다.Newisys의 HORUS 인터커넥트는 이 개념을 더 큰 클러스터로 확장합니다.threeLeaf Systems의 Aqua 디바이스는 CPU, 메모리 및 I/O를 가상화하고 상호 연결합니다.

라우터 또는 스위치버스의 교환

HyperTransport는 라우터나 스위치에서도 버스로 사용할 수 있습니다.라우터 및 스위치에는 복수의 네트워크인터페이스가 있어, 이러한 포토간에 가능한 한 빨리 데이터를 전송 할 필요가 있습니다.예를 들어 4포트의 1000Mbit/s 이더넷라우터에서는 최대 8000Mbit/s의 내부 대역폭(1000Mbit/s × 4포트 × 2방향)이 필요합니다.:HyperTransport는 이 응용 프로그램에 필요한 대역폭을 크게 초과합니다.단, 4+1 포트 10 Gb 라우터에는 100 Gbit/s의 내부 대역폭이 필요합니다.802.11ac 8 안테나를 추가하여 WiGig 60GHz 표준(802.11ad) 및 HyperTransport를 더욱 실현 가능하게 합니다(필요한 대역폭에 20~24개의 레인을 사용).

코프로세서 인터커넥트

CPU와 공동 프로세서 간의 지연 및 대역폭 문제는 일반적으로 실제 구현의 주요 걸림돌이었습니다.HyperTransport 버스에 액세스하여 메인보드에 내장할 수 있는 FPGA 등의 공동 프로세서가 등장했습니다.주요 제조사(Altera 및 Xilinx)의 현재 세대 FPGA는 HyperTransport 인터페이스를 직접 지원하며 IP Core를 사용할 수 있습니다.XtremeData, Inc. 및 DRC와 같은 기업은 이러한 FPGA(DRC의 경우 Xilinx)를 사용하여 FPGA를 Opteron 소켓에 직접 연결할 수 있는 모듈을 만듭니다.

AMD는 플러그인 카드 및 코프로세서에 HyperTransport 사용을 더욱 촉진하기 위해 2006년 9월 21일 Torrenza라는 이름의 이니셔티브를 시작했습니다.이 이니셔티브는 XtremeData 및 DRC와 같은 플러그인 보드에 "소켓 F"를 개방했습니다.

애드온 카드 커넥터(HTX 및 HTX3)

위에서 아래로 커넥터:HTX, 라이저 카드용 PCI-Express, PCI-Express

HyperTransport 인터페이스를 사용하여 슬롯 기반의 주변기기를 마이크로프로세서에 직접 연결할 수 있는 커넥터 사양이 HyperTransport Consortium에 의해 발표되었습니다.이것은 HyperTransport eXpansion(HTX)이라고 불립니다.HTX는 16레인 PCI-Express 슬롯(및 전원 핀용 x1 커넥터)과 같은 기계식 커넥터의 역인스턴스를 사용하여 CPU 및 DMA에 대한 시스템 RAM에 대한 직접 액세스를 지원하는 플러그인 카드를 개발할 수 있습니다.이 슬롯의 초기 카드는 QLogic InfiniPath InfiniBand HCA였습니다.IBM과 HP는 특히 HTX 호환 시스템을 출시했습니다.

원래의 HTX 규격은 16비트와 800MHz로 제한됩니다.[3]

2008년 8월에 HyperTransport Consortium은 HTX의 클럭 레이트를 2.6GHz(5.2GT/s, 10.7GTi, 5.2 실제 데이터 레이트, 3MT/s 편집 레이트)로 확장한HTX3를 출시하여 하위 [4]호환성을 유지하고 있습니다.

테스트

"DUT" 테스트[5] 커넥터는 표준화된 기능 테스트 시스템 상호 연결이 가능하도록 정의됩니다.

실장

주파수 사양

하이퍼 트랜스포트
버전		 연도 최대 HT 주파수 최대 링크 폭 최대 집약 대역폭(GB/s)
쌍방향의 16비트 단방향 32비트 단방향*
1.0 2001 800MHz 32비트 12.8 3.2 6.4
1.1 2002 800MHz 32비트 12.8 3.2 6.4
2.0 2004 1.4GHz 32비트 22.4 5.6 11.2
3.0 2006 2.6GHz 32비트 41.6 10.4 20.8
3.1 2008 3.2GHz 32비트 51.2 12.8 25.6

* AMD Athlon 64, Athlon 64 FX, Athlon 64 X2, Athlon X2, Athlon II, Phenom II, Sempron, Turion 시리즈 및 이후 16비트 HyperTransport 링크 1개를 사용합니다.AMD Athlon 64 FX(1207) Opteron은 최대 3개의 16비트 HyperTransport 링크를 사용합니다.이러한 프로세서 링크의 일반적인 클럭환율은 800MHz~1GHz(754/939/940 링크의 오래된 싱글소켓 및 멀티소켓 시스템), 1.6GHz~2.0GHz(AM2+/AM3 링크의 새로운 싱글소켓 시스템, 2.0GHz를 사용하는 대부분의 새로운 CPU)입니다.HyperTransport 자체는 32비트 폭 링크를 지원하지만 현재 AMD 프로세서는 이 폭을 사용하지 않습니다.그러나 일부 칩셋은 프로세서에서 사용되는 16비트 폭도 사용하지 않습니다.예를 들어 Nvidia nForce3 150, nForce3 Pro 150 및 ULi M1689는 16비트 HyperTransport 다운스트림링크를 사용하지만 HyperTransport 업스트림링크는 8비트로 제한됩니다.

이름.

일부 Pentium 4 기반 및 새로운 Nehalem 및 Westmere 기반 인텔 Core 마이크로프로세서에서 HyperTransport에 HT를 사용한 것과 나중에 HT를 인텔의 하이퍼스레딩 기능을 사용한 것 사이에는 마케팅상의 혼란이 있었습니다.하이퍼스레딩은 공식적으로 하이퍼스레딩 테크놀로지(HTT) 또는 HT 테크놀로지라고 불립니다.이러한 혼동의 가능성이 있기 때문에 HyperTransport Consort는 항상 "HyperTransport"라는 기입된 형식을 사용합니다.

인피니티 패브릭

인피니티 패브릭(IF)은 AMD가 GPU와 CPU의 인터커넥트로 2016년 발표한 하이퍼트랜스포트의 슈퍼셋이다.CPU와 GPU(이질적인 시스템 아키텍처용) 간의 통신을 위한 칩 인터커넥트로도 사용할 수 있습니다.이것은 Infinity [7][8][9]Architecture로 알려져 있습니다.이 회사는 인피니티 패브릭이 30GB/s에서 512GB/s로 확장될 것이며 2017년에 후속 출시된 젠 기반 CPU와 베가 GPU에 사용될 것이라고 말했다.

Zen 및 Zen+ CPU에서 "SDF" 데이터 인터커넥트는 DRAM 메모리 클럭(MEMCLK)과 동일한 주파수로 실행되며, 이는 다른 클럭 속도로 인한 지연을 제거하기 위한 결정입니다.그 결과 고속 RAM 모듈을 사용하면 버스 전체가 고속이 됩니다.링크는 HT와 같이 32비트 폭이지만 원래 2개의 전송에 비해 사이클당8개의 전송(128비트 패킷)이 이루어집니다.전력 [10]효율을 높이기 위해 전기적 변경이 이루어집니다.Zen 2 및 Zen 3 CPU에서는 고속 DRAM이 IF 속도에 영향을 미치는 초기 문제 때문에 IF 버스는 DRAM 클럭과 1:1 또는 2:1 비율로 별도의 클럭에 있습니다.버스 폭도 [11]2배로 늘었다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ "API NetWorks Accelerates Use of HyperTransport Technology With Launch of Industry's First HyperTransport Technology-to-PCI Bridge Chip" (Press release). HyperTransport Consortium. 2001-04-02. Archived from the original on 2006-10-10.
  2. ^ 를 클릭합니다Overview (PDF), Hyper transport, archived from the original (PDF) on 2011-07-16.
  3. ^ Emberson, David; Holden, Brian (2007-12-12). "HTX specification" (PDF): 4. Archived from the original (PDF) on 2012-03-08. Retrieved 2008-01-30. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)
  4. ^ Emberson, David (2008-06-25). "HTX3 specification" (PDF): 4. Archived from the original (PDF) on 2012-03-08. Retrieved 2008-08-17. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)
  5. ^ Holden, Brian; Meschke, Michael ‘Mike’; Abu-Lebdeh, Ziad; D’Orfani, Renato. "DUT Connector and Test Environment for HyperTransport" (PDF). Archived from the original (PDF) on 2006-09-03. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)
  6. ^ Ghostarchive 및 Wayback Machine에서 아카이브:
  7. ^ AMD. "AMD_presentation_EPYC". Archived from the original on 2017-08-21. Retrieved 24 May 2017.
  8. ^ Merritt, Rick (13 December 2016). "AMD Clocks Ryzen at 3.4 GHz+". EE Times. Archived from the original on 8 August 2019. Retrieved 17 January 2017.
  9. ^ March 2020, Paul Alcorn 03. "AMD's CPU-to-GPU Infinity Fabric Detailed". Tom's Hardware.
  10. ^ "Infinity Fabric (IF) - AMD". WikiChip.
  11. ^ "AMD Zen 2 Microarchitecture Analysis: Ryzen 3000 and EPYC Rome".{{cite web}}: CS1 maint :url-status (링크)

외부 링크