Core Connect

CoreConnect
POWER, PowerPC 및 Power ISA 아키텍처
NXP(구 Freescale 및 Motorola)
IBM
  • RS64 시리즈(1996년)
IBM/닌텐도
다른.
관련 링크
회색으로 취소됨, 이탤릭체로 기록됨

CoreConnect는 시스템 온 어 칩(SoC) 설계를 위한 IBM의 마이크로프로세서 버스 아키텍처입니다.표준 및 커스텀 SoC 설계 내에서 프로세서, 시스템 및 주변 코어의 통합과 재사용을 용이하게 하도록 설계되었습니다.표준 SoC 설계 지점으로서 IBM 또는 비 IBM 장치의 기반 역할을 합니다.이 아키텍처의 요소에는 프로세서 로컬버스(PLB), 온칩 페리페럴버스(OPB), 버스브릿지 및 디바이스 컨트롤 레지스터(DCR) 버스가 포함됩니다.고성능 주변기기는 고대역폭, 저레이텐시 PLB에 접속합니다.저속 페리페럴코어가 OPB에 접속되어 PLB 상의 트래픽이 감소합니다.Core Connect는 경쟁사의 AMBA 버스 아키텍처와의 브리징 기능을 갖추고 있어 기존 SoC 컴포넌트를 재사용할 수 있습니다.

IBM은 CoreConnect 버스를 툴 벤더, 핵심 IP 기업 및 칩 개발 기업에게 무료, 로열티 없는 아키텍처로 제공합니다.따라서 Cadence, Ericsson, Lucent, Nokia, Siemens 및 Synopsys와 같은 1500개 이상의 전자 회사로부터 라이센스를 취득했습니다.

CoreConnect는 IBM의 임베디드 제품 중 하나로 PowerPC 4x0 기반 설계에 광범위하게 사용됩니다.Xilinx는 과거 모든 임베디드 프로세서 설계의 인프라스트럭처로 Core Connect를 사용하고 있었습니다.

프로세서 로컬 버스(PLB)

  • 일반 프로세서 로컬 버스
  • 동기식 비멀티플렉스 버스
  • 데이터 버스 읽기 및 쓰기 분리
  • 동시 읽기, 쓰기 지원
  • 멀티마스터, 프로그램 가능한 우선순위, 조정된 버스
  • 32비트 주소(최대 64비트)
  • 32비트/64비트/128비트 구현 (256비트로)
  • 66/133/183MHz(32/64/128비트)
  • 파이프라인 처리, 조기 분할 트랜잭션 지원
  • 중복 조정(마지막 사이클)
  • 고정 가변 길이 버스트 지원
  • 버스 잠금
  • 최대 2.9GB/s의 고대역폭 기능.

온칩 주변기기 버스(OPB)

  • 저속 디바이스용 주변기기 버스
  • 동기식 비멀티플렉스 버스
  • 멀티마스터, 조정 버스
  • 최대 64비트 주소 버스
  • 개별 32비트 읽기/쓰기 버스
  • 파이프라인 트랜잭션
  • 중복 조정(마지막 사이클)
  • 버스트 지원
  • 다이내믹 버스사이징, 8비트, 16비트, 32비트 디바이스
  • 싱글 사이클 데이터 전송
  • 버스 잠금(주차)

디바이스 컨트롤 레지스터(DCR) 버스

이 버스:

  • CPU와 슬레이브 로직 간에 GPR 데이터를 완전히 동기화할 수 있습니다.
  • 동기식 비멀티플렉스 버스로 기능합니다.
  • 데이터를 읽고 쓸 수 있는 별도의 버스가 있습니다.
  • 싱글 마스터, 멀티 캐리어 버스로 구성됩니다.
  • 10비트 주소 버스 포함
  • 32비트 데이터 버스 탑재
  • 최소 2사이클의 읽기/쓰기 사이클 사용
  • 분산 멀티플렉서 아키텍처 사용
  • 는 8비트, 16비트 및 32비트 디바이스를 지원합니다.
  • 싱글 사이클 데이터 전송 실행

외부 링크