인텔 iAPX 432

Intel iAPX 432
인텔 iAPX 432
Intel logo (1968).svg
Intel Corporation 로고, 1968 ~2006
일반 정보
개시.1981년 말
단종ca 1985
공통 제조원
  • 인텔(R)
성능
최대 CPU 클럭 속도5 MHz ~8 MHz
인텔 SBC 432/100 보드
범용 데이터 프로세서 43201
범용 데이터 프로세서 43202

iAPX 432 (인텔 어드밴스드 퍼포먼스 아키텍처)는 [1][NB 1]1981년에 도입된 컴퓨터 아키텍처입니다.인텔 최초의 32비트 프로세서 설계입니다.아키텍처의 메인 프로세서인 일반 데이터 프로세서는 당시 기술적 제한으로 인해 2개의 독립된 집적회로 세트로 구현됩니다.8086, 80186 및 80286 기반의 일부 시스템과 매뉴얼도 마케팅 목적으로 iAPX 프리픽스를 사용했지만 iAPX 432와 8086 프로세서 라인은 완전히 다른 명령 세트를 가진 완전히 별개의 설계입니다.

이 프로젝트는 1975년에 8800(8008과 8080 이후)으로 시작되었으며 1980년대 인텔의 주요 디자인으로 의도되었습니다.8080의 후속 기종으로 이듬해 설계된 8086과는 달리 iAPX 432는 다른 시장 틈새를 노린 인텔의 이전 설계와는 완전히 다른 것으로, 8080 또는 x86 제품 라인과는 전혀 관련이 없습니다.

iAPX 432 프로젝트는 인텔의 상업적인 실패로 간주되어 [1][3]1986년에 중단되었습니다.

묘사

iAPX 432는 "마이크로메인 프레임"으로 불리며, 전체적으로 고급 [4][5]언어로 프로그래밍되도록 설계되었습니다.명령어 세트 아키텍처도 완전히 새로운 것으로, iAPX 432 프로그래밍 모델은 눈에 보이는 범용 레지스터가 없는 스택 머신이기 때문에, 인텔의 이전의 8008 및 8080 프로세서에서 큰 차이를 보였습니다.객체 지향 프로그래밍,[5] 가비지 수집 및 멀티태스킹뿐만 아니라 하드웨어 및 마이크로코드에서 직접 보다 일반적인 메모리 관리를 지원합니다.다양한 데이터 구조를 직접 지원하는 것은 일반적인 프로세서보다 훨씬 적은 프로그램 코드를 사용하여 최신 운영 체제를 구현할 수 있도록 하기 위한 것입니다.인텔 iMAX 432는 432용으로 [6]단종된 운영체제이며, Ada는 어플리케이션 프로그래밍의 주요 언어이기도 합니다.일부 측면에서는 고급 언어 컴퓨터 아키텍처로 간주될 수 있습니다.

이러한 특성과 기능에 의해 하드웨어와 마이크로코드 설계는 당시의 대부분의 프로세서, 특히 마이크로프로세서보다 더 복잡해졌습니다.그러나 내부 및 외부 버스는 (대부분) 16비트보다 넓지 않습니다.또한 68000이나 32016 등 당시의 다른 32비트 마이크로프로세서와 마찬가지로 32비트 산술 명령어는 16비트 ALU에 의해 랜덤 로직과 마이크로코드 또는 기타 종류의 시퀀셜 로직을 통해 구현됩니다.8080보다 확장된 iAPX 432 주소 공간도 데이터의 선형 주소 지정이 여전히 16비트 오프셋만을 사용할 수 있다는 사실에 의해 제한되었습니다. 이는 현대의 80286을 포함한 인텔의 최초의 8086 기반 설계와 다소 유사합니다([NB 2]80386 아키텍처의 새로운 32비트 세그먼트 오프셋은 1984년에 자세히 설명되었습니다).

인텔의 엔지니어는 당시의 반도체 테크놀로지를 사용하여 설계를 매우 효율적인 첫 번째 구현으로 변환할 수 없었습니다.초기 Ada 컴파일러의 최적화가 부족했던 것과 더불어, 이것은 다소 느리지만 고가의 컴퓨터 시스템에 기여했으며, 동일한 클럭 주파수로 [7]새로운 80286 칩의 약 1/4 속도로 일반적인 벤치마크를 수행했습니다(1982년 초).8086 제품군을 iAPX 432로 대체하려는 인텔의 계획이 실패한 주된 이유는 아마도 저가의 저가 제품군에 대한 초기 성능 차이 때문일 것입니다.엔지니어는 차세대 설계를 개선할 방법을 모색했지만 iAPX 432 기능 아키텍처는 이제 단순한 [7]지원이라기보다는 구현 오버헤드로 간주되기 시작했습니다.

원래 최대 10MHz의 클럭 주파수를 위해 설계된 실제 판매된 디바이스는 최대 클럭 속도가 4MHz,[8][9] 5MHz, 7MHz 및 8MHz이며 8MHz에서 200만 명령/초의 피크 성능을 제공합니다.

역사

개발

인텔의 432 프로젝트는 8비트 인텔 8080이 완성된 지 1년 후인 1976년에 시작되었으며 16비트 8086 프로젝트가 시작되기 1년 전에 시작되었습니다.432 프로젝트는 당초 기존의 인텔 8008 및 8080 마이크로프로세서를 뛰어넘는 다음 단계로 [5]8800으로 명명되었습니다.이것은 매우 큰 진전이 되었다.이러한 8비트 프로세서의 명령어 세트는 일반적인 Algol과 같은 컴파일 언어에는 적합하지 않았습니다.그러나 주요 문제는 네이티브 어드레싱 범위가 작다는 것입니다.8008의 경우 16K, 8080의 경우 64K에 불과했습니다.이는 뱅크 스위칭, 메모리 세그멘테이션 또는 유사한 메커니즘(몇 년 후 8086에 내장됨)을 사용하지 않으면 많은 복잡한 소프트웨어 시스템에 비해 너무 작습니다.인텔은 이제 몇 개의 LSI 칩으로 고도의 완전 시스템을 구축하는 것을 목표로 하고 있습니다.이러한 시스템은 기능적으로는 구식 칩의 캐비닛 전체를 필요로 하는 최고의 32비트 미니 컴퓨터 및 메인프레임과 동등하거나 더 우수합니다.이 시스템은 멀티프로세서, 모듈러 확장, 폴트 톨러런스, 고급 운영체제, 고급 프로그래밍 언어, 매우 큰 애플리케이션, 초고신뢰성 및 초고시큐리티를 지원합니다.이 아키텍처는 10년간 [10]인텔 고객의 요구에 대응할 수 있습니다.

iAPX 432 개발팀은 Bill Lattin에 의해 관리되었고 Justin Rattner가 수석[11][12][13] 엔지니어로 임명되었습니다(단[1], Fred Polock이 수석 엔지니어로 임명되었습니다).(래트너는 나중에 인텔의 CTO가 됩니다.)처음에는 Santa Clara에서 일했지만 1977년 3월 Lattin과 그의 17명의 엔지니어 팀은 [12]포틀랜드에 있는 인텔의 새로운 사이트로 이동했습니다.폴락은 후에 초특급성을 전문으로 하여 i686 칩인 인텔 Pentium [1]Pro의 수석 설계자가 되었습니다.

이 모든 것을 설계하는 데는 몇 년이 걸리고 많은 엔지니어들이 필요하다는 것이 곧 분명해졌다.마찬가지로 무어의 법칙이 몇 년 더 발전해야 칩 제조가 개선되어 이 모든 것이 고밀도 칩에 들어갈 수 있습니다.한편 인텔은 Motorola, Zilog 및 National Semiconductor와의 즉각적인 경쟁에 대응하기 위해 보다 단순한 중간 제품이 시급히 필요했습니다.그래서 인텔은 8086을 8080보다 리스크가 낮은 증분 진화로 설계하기 위한 프로젝트를 서둘러 시작했습니다.다른 설계팀을 채용했습니다.대중 시장 8086은 1978년에 출하되었다.

8086은 8080 어셈블리 언어를 특수 어셈블러를 사용하여 8086 아키텍처에 매핑할 수 있다는 점에서 8080과 하위 호환되도록 설계되었습니다.따라서 기존 8080 어셈블리 소스 코드(실행 가능 코드는 없음)는 새로운 8086과 어느 정도 상위 호환성이 있었습니다.반면 432는 소프트웨어 호환성이나 이행 요건이 없었습니다.설계자들은 대규모 시스템과 소프트웨어에 가장 적합하다고 생각하는 기술을 사용하여 처음부터 새로운 디자인을 할 수 있었습니다.그들은 대학의 최신 컴퓨터 과학 개념, 특히 능력 기계, 객체 지향 프로그래밍, 고급 CISC 기계, Ada 및 고밀도 부호화 명령을 적용했습니다.이러한 새로운 기능의 야심찬 조합은 칩을 더 크고 복잡하게 만들었습니다.칩의 복잡성으로 인해 클럭 속도가 제한되었고 설계 일정이 길어졌습니다.

설계의 핵심인 메인 프로세서는 General Data Processor(GDP; 범용 데이터 프로세서)라고 불리며 2개의 집적회로로서 구축되었습니다.하나는 명령어를 취득 및 디코딩하는 (43201)이고, 다른 하나는 명령어를 실행하는 (43202)입니다.대부분의 시스템에는 I/O용 채널 컨트롤러로 동작하는43203 인터페이스 프로세서(IP)와 "I/O [4]서브시스템 처리 능력"을 제공하는 기존의 인텔8086 접속 프로세서(AP)도 포함되어 있습니다.

이것들은 그 시대의 가장[clarification needed] 큰 디자인들 중 일부였다.2칩 GDP의 합계는 약 97,000개의 트랜지스터를 가지고 있는 반면, 단일 칩 IP의 합계는 약 49,000개의 트랜지스터를 가지고 있습니다.이에 비해 Motorola 68000(1979년 도입)은 약 40,000개의 [citation needed]트랜지스터를 가지고 있었다.

1983년 인텔은 iAPX 432 인터커넥트 아키텍처용 집적회로 43204 BIU(Bus Interface Unit)와 43205 메모리 컨트롤 유닛(MCU)을 추가로 출시했습니다.이 칩을 사용하면 최대 63개의 노드를 가진 거의 아무것도 모르는 멀티프로세서 시스템을 사용할 수 있습니다.

프로젝트의 실패

iAPX 432의 혁신적인 기능 중 일부는 우수한 성능에 악영향을 미칩니다.대부분의 경우 iAPX 432는 National Semiconductor 32016, Motorola 68010 및 Intel 80286과 같은 당시의 기존 마이크로프로세서보다 명령 처리량이 상당히 느렸습니다.한 가지 문제는 GDP의 2칩 구현이 마더보드의 전기 배선 속도로 제한된다는 것이었습니다.더 큰 문제는 기능 아키텍처가 효율적으로 실행되기 위해서는 대규모 관련 캐시가 필요했지만 칩에는 이를 위한 공간이 남아 있지 않았다는 것입니다.명령 집합은 또한 대부분의 컴퓨터 설계에서 사용되는 일반적인 반고정 바이트 또는 워드 정렬 형식 대신 비트 정렬 가변 길이 명령을 사용했습니다.따라서 명령 디코딩은 다른 설계보다 더 복잡했습니다.성능 자체는 방해되지 않았지만, 이미 공간이 부족한 디자인에 추가 트랜지스터(주로 대형 배럴 시프터용)와 캐시, 넓은 버스 및 기타 성능 지향 기능을 위한 트랜지스터를 사용했습니다.또한 BIU는 내결함성 시스템을 지원하도록 설계되었으며, 이를 통해 버스 시간의 최대 40%가 대기 상태로 유지되었습니다.

또 다른 큰 문제는 미숙한 에이다 컴파일러의 미숙함이었다.이는 모든 경우에 고비용 객체 지향 명령을 사용했으며, 그렇게 하는 것이 타당할 때 보다 빠른 스칼라 명령이 사용되었습니다.예를 들어 iAPX 432에는 매우 비싼 모듈 간 프로시저 호출 명령이 포함되어 있습니다.이 명령어는 훨씬 더 빠른 분기 및 링크 명령이 존재함에도 불구하고 컴파일러가 모든 호출에 사용되었습니다.또 다른 매우 느린 호출은 enter_environment로 메모리 보호를 설정했습니다.컴파일러는 기존 환경에서 변수를 사용하여 확인할 필요가 없는 경우에도 시스템 내의 모든 변수에 대해 이 기능을 실행했습니다.설상가상으로 프로시저와 주고받는 데이터는 항상 참조가 아닌 가치 반환에 의해 전달되었습니다.Drystone 벤치마크를 실행할 때 파라미터 전달은 다른 모든 계산을 [14]합친 것보다 10배나 더 오래 걸렸다.

뉴욕타임스에 따르면, "i432는 경쟁사인 모토로라 68000보다 5~10배 더 느리게 달렸다."[15]

영향 및 유사한 설계

iAPX 432는 플로팅 소수점 [16]산술용 새로운 IEEE-754 표준을 최초로 구현한 시스템 중 하나입니다.

432의 실패의 결과로 마이크로프로세서 설계자들은 칩 내의 객체 지원이 항상 느리게 작동하는 복잡한 설계로 이어진다는 결론을 내렸고, 432는 RISC 설계 지지자들에 의해 종종 반대 사례로 언급되었습니다.그러나 일부에서는 OO 지원이 432의 주요 문제가 아니며 위에서 언급한 구현 단점(특히 컴파일러의 경우)이 CPU 설계를 느리게 했을 것이라고 주장합니다.iAPX 432 이후, 같은 설계의 Rekursiv 프로세서는, INMOS Transputer의 프로세스 서포트는 비슷했지만, 그 [citation needed]밖에도 매우 고속이었습니다.

인텔은 432에 상당한 시간, 비용 및 마인드셰어를 소비하고 있으며, 숙련된 전담팀을 보유하고 있으며, 시장에서 실패한 후에도 인텔을 완전히 포기할 의사가 없었습니다.새로운 아키텍트인 Glenford Myers는 코어 프로세서를 위한 완전히 새로운 아키텍처와 구현을 만들기 위해 도입되었습니다.이 아키텍처는 인텔/Siemens 공동 프로젝트(나중에 BiiN)로 구축되어 i960 시리즈 프로세서가 탄생했습니다.i960 RISC 서브셋은 임베디드 프로세서 시장에서 한동안 인기를 끌었지만 하이엔드 960MC와 태그 부착 메모리 960MX는 군사용 애플리케이션 전용으로 판매되었습니다.

NYT에 따르면 인텔과 HP의 Merced 프로세서(나중에 Itanium으로 알려짐)의 협업이 하이엔드 시장에서의 [15]재기 시도였습니다.

아키텍처

iAPX 432 명령의 길이는 6 ~[17]321비트입니다비정상적으로 바이트 정렬이 되지 않습니다. 즉, 홀수 수의 비트가 포함되어 바이트 [5]경계에 관계없이 서로 직접 이어지는 경우가 있습니다.

객체 지향 메모리 및 기능

iAPX 432는 객체 지향 프로그래밍 및 기능 기반 [18]어드레싱을 위한 하드웨어 및 마이크로코드를 지원합니다.시스템은 세그먼트메모리를 사용합니다.세그먼트 메모리는 최대24 2개의 세그먼트(segment)가 각각 최대 64KB로 총 2바이트의 가상40 주소 공간을 제공합니다.물리 주소 공간은 2바이트(16MB)입니다24.

프로그램은 주소별로 데이터 또는 명령을 참조할 수 없습니다. 대신 세그먼트 및 세그먼트 내의 오프셋을 지정해야 합니다.세그먼트는 액세스 기술자(AD)에 의해 참조됩니다.AD는 시스템 객체 테이블에 인덱스를 제공하고 해당 세그먼트에 대한 액세스를 제어하는 일련의 권한(기능)을 제공합니다.세그먼트는 액세스 기술자만 포함할 수 있는 "액세스 세그먼트" 또는 AD를 포함할 수 없는 "데이터 세그먼트"일 수 있습니다.하드웨어와 마이크로코드에 의해 데이터와 액세스세그먼트의 구분이 엄격히 적용되어 소프트웨어가 데이터를 액세스 기술자로 취급하거나 그 반대로 취급할 수 없게 됩니다.

시스템 정의 오브젝트는 단일 액세스세그먼트 또는 액세스세그먼트와 데이터 세그먼트로 구성됩니다.시스템 정의 세그먼트에는 지정된 오프셋에 있는 시스템 정의 데이터에 대한 데이터 또는 액세스 기술자가 포함되지만 운영 체제 또는 사용자 소프트웨어는 추가 데이터로 이러한 데이터를 확장할 수 있습니다.각 시스템 오브젝트에는 마이크로코드로 체크되는 타입필드가 있어 캐리어 오브젝트가 필요한 곳에서는 포트 오브젝트를 사용할 수 없습니다.사용자 프로그램은 새로운 오브젝트 타입을 정의할 수 있습니다.이것에 의해, 타입 제어 오브젝트(TCO)를 사용해 하드웨어 타입 체크를 최대한으로 활용할 수 있습니다.

iAPX 432 아키텍처의 릴리스 1에서는 일반적으로 시스템 정의 오브젝트는 액세스세그먼트(개체 타입에 따라서는)로 구성되어 있습니다.또, 액세스세그먼트내의 고정 오프셋으로 액세스 기술자에 의해서 지정된 데이터 세그먼트(옵션)도 있습니다.

아키텍처 릴리스 3에서는 성능을 개선하기 위해 액세스 세그먼트와 데이터 세그먼트가 최대 128kB의 단일 세그먼트로 결합되어 각각 0~64KB의 액세스 부분과 데이터 부분으로 분할되었습니다.이로 인해 오브젝트테이블 룩업의 수가 대폭 삭감되어 최대 가상 주소 [19]공간이 2배가 되었습니다.

iAPX432는 14종류의 사전 정의된 [20]: pp.1-11–1-12 시스템개체를 인식합니다.

  • 명령 개체에 실행 가능한 명령이 포함되어 있습니다.
  • 도메인 객체는 프로그램 모듈을 나타내며 서브루틴 및 데이터에 대한 참조를 포함합니다.
  • context 객체는 실행 중인 프로세스의 컨텍스트를 나타냅니다.
  • type-definition 객체는 소프트웨어 정의 객체 유형을 나타냅니다.
  • type-control 객체는 유형 고유의 특권을 나타냅니다.
  • object table은 시스템의 활성 객체 기술자 컬렉션을 식별합니다.
  • 스토리지 리소스 개체가 사용 가능한 스토리지 풀을 나타냅니다.
  • 물리적 스토리지 개체가 메모리의 사용 가능한 스토리지 블록을 식별합니다.
  • 스토리지 클레임 개체는 연결된 모든 스토리지 리소스 개체에서 할당할 수 있는 스토리지를 제한합니다.
  • process 객체는 실행 중인 프로세스를 식별합니다.
  • port object는 프로세스 간 통신을 위한 포트 및 메시지큐를 나타냅니다.
  • 캐리어 캐리어는 포트와의 사이에서 메시지를 전송합니다.
  • 프로세서에는 시스템 내 1개의 프로세서에 대한 상태 정보가 포함되어 있습니다.
  • 프로세서 간 통신에 프로세서 통신 개체가 사용됩니다.

가비지 컬렉션

432에서 실행되고 있는 소프트웨어는 불필요해진 오브젝트의 할당을 명시적으로 해제할 필요가 없습니다.대신 마이크로코드는 Edsger Dijkstra의 온 더 플라이 병렬 가비지 수집 알고리즘(마크 앤 스위프 스타일 수집기)의 [21]마킹 부분의 일부를 구현합니다.시스템 오브젝트테이블의 엔트리에는 수집기에서 필요에 따라 각 오브젝트를 흰색, 검은색 또는 회색으로 표시하기 위해 사용되는 비트가 포함됩니다.iMAX 432 운영체제시스템에는 가비지 [22]콜렉터의 소프트웨어 부분이 포함되어 있습니다.

명령 형식

실행 가능한 명령은 시스템 "명령 개체"[20]: p.7-3 에 포함되어 있습니다.명령이 비트 정렬되기 때문에 명령 개체로 16비트 이동하면 개체가 최대 65,536비트(8,192바이트)의 명령을 포함할 수 있습니다.

명령어는 1개의 클래스와 opcode로 구성된 연산자와 0~3개의 오퍼랜드 참조로 구성됩니다.필드는 디코딩에 필요한 순서대로 프로세서에 정보를 제공하도록 구성되어 있습니다.더 자주 사용되는 연산자는 더 적은 [20]: p.7-6 비트를 사용하여 인코딩됩니다.명령어는 명령어 순서라고 불리는 오퍼랜드의 수와 각 오퍼랜드의 길이를 나타내는4 비트 또는 6 비트클래스 필드로 시작합니다.옵션 뒤에 오퍼랜드를 설명하는0 ~ 4 비트 포맷필드가 표시됩니다(오퍼랜드가 존재하지 않는 경우 포맷은 존재하지 않습니다).다음으로 포맷에 따라 0 ~3의 오퍼랜드가 됩니다.명령어는 0 ~5비트 opcode(있는 경우)로 종료됩니다(일부 클래스에는 명령어가1개만 포함되어 있기 때문에 opcode는 없습니다)."Format 필드는 프로그래머에게 GDP를 제로, 원, 원, 투 또는 쓰리 어드레스 아키텍처로 보이게 합니다."format 필드는 오퍼랜드가 데이터 참조 또는 오퍼랜드스택의 상위 [20]: pp.7-3–7-5 또는 다음 상위 요소임을 나타냅니다.

「 」를 참조해 주세요.

  • iAPX, iAPX 이름용

메모들

  1. ^ 인텔 어드밴스드 프로세서 아키텍처[2]
  2. ^ 80386 칩은 1986년 중반까지 대량 생산되지 않았다.

레퍼런스

  1. ^ a b c d Dvorak, John C. "Whatever Happened to the Intel iAPX432?". Retrieved 19 July 2012.
  2. ^ Defining Intel: 25 Years / 25 Events (PDF). Intel. 1993. p. 14.
  3. ^ Smith, Eric. "Intel iAPX-432 Micromainframe". Retrieved Dec 6, 2015.
  4. ^ a b Intel Corporation (1981). Introduction to the iAPX 432 Architecture (PDF). pp. iii.
  5. ^ a b c d Stanley Mazor (January–March 2010). "Intel's 8086". IEEE Annals of the History of Computing. 32 (1): 75–79. doi:10.1109/MAHC.2010.22. S2CID 16451604.
  6. ^ Kahn, Kevin C.; Corwin, William M.; Dennis, T. Don; d'Hooge, Herman; Hubka, David E.; Hutchins, Linda A.; Montague, John T.; Pollack, Fred J. (December 1981). "iMAX: A multiprocessor operating system for an object-based computer" (PDF). ACM SIGOPS Operating Systems Review. 15 (5): 127–136. doi:10.1145/800216.806601. S2CID 9245960.
  7. ^ a b Colwell, Robert; Gehringer, Edward (1988). "Performance Effects of Architectural Complexity in the Intel 432" (PDF). Transactions on Computer Systems. 6 (3): 296–339. doi:10.1145/45059.214411. S2CID 8314206.
  8. ^ 인텔 iAPX-432 마이크로메인프레임
  9. ^ Maliniak, Lisa (October 21, 2002). "Ten Notable Flops: Learning From Mistakes". Electronic Design.
  10. ^ David King; Liang Zhou; Jon Bryson; David Dickson (April 15, 1999). "Intel iAPX 432 - Computer Science 460 - Final Project".
  11. ^ Mazor, Stanley (2010). "Intel's 8086". IEEE Annals of the History of Computing. 32: 75. doi:10.1109/MAHC.2010.22. S2CID 16451604.
  12. ^ a b Heike Mayer (2012). Entrepreneurship and Innovation in Second Tier Regions. Edward Elgar Publishing. pp. 100–101. ISBN 978-0-85793-869-5.
  13. ^ Defining Intel: 25 years / 25 events (PDF). Intel. 1993. p. 14.
  14. ^ Mark Smotherman, 인텔 432 개요
  15. ^ a b John Markoff, Intel Inside, The Future is Riding a New Chip, 1998년 4월 5일
  16. ^ Vickery, Christopher. "IEEE-754 Reference Material". Retrieved Dec 5, 2015.
  17. ^ Tadao Ichikawa; H. Tsubotani (1992). Language Architectures and Programming Environments. World Scientific. p. 127. ISBN 978-981-02-1012-0.
  18. ^ Levy, Henry M. (1984). "Chapter 9: The Intel iAPX 432" (PDF). Capability-Based Computer Systems. Digital Press.
  19. ^ Glenford J Meyers (1982). "Section VI: Overview of the Intel iAPX432 Architecture". Advances in Computer Architecture (2nd ed.). Wiley. ISBN 978-0-471-07878-4.
  20. ^ a b c d Intel Corporation (1983). iAPX432 GENERAL DATA PROCESSOR ARCHITECTURE REFERENCE MANUAL (PDF). Retrieved Nov 16, 2015.
  21. ^ Dijkstra, E. W.; Lamport, L.; Martin, A. J.; Scholten, C. S.; Steffens, E. F. M. (November 1978). "On-the-fly garbage collection: an exercise in cooperation". Communications of the ACM. 21 (11): 966–975. doi:10.1145/359642.359655. S2CID 8017272.
  22. ^ "iMAX 432 Reference Manual" (PDF). Intel. May 1982.

외부 링크