상호 연결(통합 회로)
Interconnect (integrated circuits)집적회로(IC)에서 상호 연결은 두 개 이상의 회로 요소(트랜지스터 등)를 전기적으로 서로 연결하는 구조다.IC의 상호연결 설계와 배치는 적절한 기능, 성능, 전력 효율성, 신뢰성 및 제작 수율에 필수적이다.물질적 상호 연결은 많은 요인에 의해 만들어진다.반도체 기질 및 상호연결 수준 간의 유전체와의 화학적 기계적 호환성이 필요하며 그렇지 않으면 장벽 층이 필요하다.제조에 대한 적합성 또한 요구된다. 일부 화학자와 공정은 IC 제조를 위한 더 큰 기술(레시피)으로 재료와 단위 공정을 통합하는 것을 방지한다.제작에서, 기질에 트랜지스터를 조립한 후 백엔드 라인 동안 상호 연결이 형성된다.
상호 연결은 지원할 수 있는 신호 전파 거리에 따라 로컬 또는 글로벌 상호 연결로 분류된다.인터커넥트의 폭과 두께는 물론, 인터커넥트가 만들어지는 재료도 신호가 전파할 수 있는 거리를 결정하는 중요한 요인들이다.로컬 인터커넥트는 10개 정도의 다른 연속적으로 배치된 트랜지스터로 분리된 트랜지스터와 같이 매우 가까운 회로 요소를 연결한다.글로벌 인터커넥트는 광역 서브회로와 같이 더 멀리 전송할 수 있다.따라서 국소 상호 연결은 다결정 실리콘(때로는 규소를 사용하여 범위를 확장하기도 함) 또는 텅스텐과 같은 전기 저항성이 상대적으로 높은 물질로 형성될 수 있다.인터커넥트가 도달할 수 있는 거리를 확장하기 위해, 긴 인터커넥트를 따라 다양한 지점에 버퍼 또는 복원기와 같은 다양한 회로를 삽입할 수 있다.
상호 연결 속성
인터커넥트의 기하학적 특성은 폭, 두께, 간격(커넥트와 동일한 레벨의 다른 인터커넥트 사이의 거리), 피치(폭과 간격의 합), 가로 세로 비율, 즉 AR(두께를 너비로 나눈 값)이다.폭, 간격, AR 및 궁극적으로는 피치가 상호 연결(따라서 IC)이 합리적인 수율을 가지고 선택된 기술에 의해 조작될 수 있음을 보장하는 설계 규칙에 의해 최소값과 최대값에서 제약을 받는다.폭은 최소 폭 인터커넥트가 파손되지 않도록 제한되며, 최대 폭 인터커넥트는 화학적 기계적 연마(CMP)로 평면화할 수 있다.간격은 전도성 재료 브리징 없이 인접 상호 연결 장치를 제작할 수 있도록 제한된다.두께는 기술, 가로 세로 비율, 세로 비율에 의해서만 결정된다.다중 수준의 상호 연결을 지원하는 기술에서, 연속적인 수준의 각 그룹 또는 각 레벨은 자체적인 설계 규칙 집합을 가진다.
IC 레이어의 평면화를 위한 CMP가 도입되기 전에 상호연결은 기초 레이어의 대략적인 위상이 상단에 형성된 인터커넥트에 파손을 야기하지 않도록 하기 위해 하위 레벨보다 더 큰 최소 폭과 공간을 지정하는 설계 규칙을 가지고 있었다.CMP의 도입으로 보다 미세한 기하학적 구조가 가능해졌다.
AR은 중요한 요소다.기존 공정과 상호연결 구조를 형성하는 기술에서 AR은 상호연결을 만드는 에치(etch)와 상호연결 사이의 빈자리를 유전체로 채우는 유전체 증착이 성공적으로 이루어질 수 있도록 제한된다.다마스케네 공정이 있는 상호연결 구조를 형성하는 경우, AR은 참호의 성공적인 에칭, 장벽 금속(필요한 경우)의 퇴적 및 상호연결 물질을 허용해야 한다.
상호연결 레이아웃은 상호연결 집합에 적용되는 설계 규칙에 의해 더욱 제한된다.주어진 영역의 경우, CMP에 의존하는 기술은 전체 IC가 상호연결 밀도에 허용 가능한 변동을 갖도록 하는 밀도 규칙을 가지고 있다.CMP가 물질을 제거하는 속도는 재료의 특성에 따라 달라지며, 상호연결 밀도의 큰 변화로 인해 접시가 가능한 유전체 영역이 많아져 평면성이 떨어질 수 있기 때문이다.허용 밀도를 유지하기 위해 더미 인터커넥트(또는 더미 와이어)를 예비 인터커넥트 밀도가 있는 영역에 삽입한다.
역사적으로, 상호 연결은 직선으로 연결되었고, 이동 방향에서 45° 떨어진 곳에 정렬된 구간을 사용함으로써 방향을 바꿀 수 있었다.IC 구조 기하학적 구조가 작아짐에 따라 허용 가능한 수율을 얻기 위해 상호 연결 방향에 제한을 가했다.초기에는 전지구적 상호 연결만 제한되었다. 동서로 정렬되거나 남북으로 정렬된 직선으로 운영되도록 만들어졌다.쉬운 라우팅을 허용하기 위해, 상호연결의 대체 레벨이 동일한 정렬로 실행되어, a를 경유하여 상호연결의 하위 레벨 또는 상위 레벨에 연결함으로써 방향의 변화가 달성되었다.특히 가장 낮은 수준(일반적으로 폴리실리콘)의 국부적 상호 연결은 높은 패킹 밀도를 달성하기 위해 라우팅 옵션의 더 임의적인 조합을 가정할 수 있다.
자재
IC에서 가장 많이 사용되는 반도체인 실리콘 IC에서 최초의 인터커넥트는 알루미늄으로 만들어졌다.알루미늄은 침전성이 용이하고 실리콘과 이산화규소를 잘 부착하기 때문에 상호 연결에 이상적인 재료였다.알 인터커넥트는 물리적 증기 증착 또는 화학적 증기 증착 방법에 의해 침전된다.그것들은 원래 습식 에칭에 의해 패턴이 만들어졌고, 나중에는 다양한 건조 에칭 기법에 의해 패턴이 만들어졌다.
초기에는 순수 알루미늄이 사용되었지만 1970년대에 이르러 기판 적합성, 접합부 스파이킹 및 신뢰성 문제(대부분 전기화 관련)로 인해 실리콘, 구리 또는 둘 다 함유된 알루미늄 기반 합금 사용이 강제되었다.1990년대 후반에 이르러 알루미늄의 높은 저항성과 연속적인 형상 크기 하향 평준화에 의해 강요된 상호연결 구조물의 좁은 폭에 결합되어 상호연결 구조에서 엄청나게 높은 저항을 초래했다.이 알루미늄은 구리 인터커넥트에 의해 대체되었다.
실리콘과 다른 응용 영역(예: 단일 마이크로파 IC)에서 주로 사용되어 온 갈륨 비소화(GaAs) IC에서 상호 연결에 사용되는 주요 소재는 금이다.
성능 향상
기생 캐패시턴스로 인한 지연 페널티를 줄이려면 인접한 상호연결 및 서로 다른 레벨의 상호연결(수준간 유전체[ILD])을 절연하는 데 사용되는 유전체 재료는 가능한 1에 가까운 유전체 상수를 가져야 한다.그러한 물질의 한 종류인 저배열 유전체는 1990년대 후반과 2000년대 초반에 이러한 목적으로 도입되었다.2019년 1월 현재 가장 진보된 소재는 다공성 구조물을 통해 또는 실질적인 공기나 진공 포켓(공기간 유전체)을 생성하여 유전체 상수를 매우 낮은 수준으로 감소시킨다.이러한 재료는 종종 낮은 기계적 강도를 가지며 그 결과 가장 낮은 수준의 상호연결로 제한된다.최소 간격과 함께 하위 레벨의 상호 연결의 높은 밀도가 상층부를 지탱하는 데 도움이 된다.인텔은 2014년 14nm 기술에서 에어갭 유전체를 도입했다.
다단계 상호 연결
복잡한 회로가 있는 IC는 최소 면적을 가진 회로를 형성하기 위해 다중 수준의 상호 연결을 필요로 한다.2018년 현재 가장 복잡한 IC는 15개 이상의 상호연결 층을 가질 수 있다.각각의 상호연결 수준은 유전체 층에 의해 서로 분리된다.서로 다른 수준의 상호 연결 사이에 수직 연결을 만들기 위해 vias를 사용한다.칩의 맨 위 층은 가장 두껍고 넓으며 가장 넓게 분리된 금속 층을 가지고 있는데, 이 층의 와이어는 저항이 가장 적고 RC 시간 상수가 가장 작기 때문에 전력 및 시계 배전망에 사용된다.트랜지스터에 가장 가까운 칩의 가장 아래쪽 금속층은 얇고 좁고 빽빽하게 포장을 한 와이어를 가지고 있으며, 국부적 상호 연결에만 사용된다.레이어를 추가하면 잠재적으로 성능을 향상시킬 수 있지만 레이어를 추가하면 수율이 감소하고 제조 비용이 증가한다.[1]단일 금속 층을 가진 IC는 일반적으로 한 신호가 다른 신호를 교차해야 할 때 폴리실리콘 층을 사용하여 "점프"한다.
D램 콘덴서 형성에 사용되는 공정은 거칠고 구릉이 많은 표면을 만들어 금속 인터커넥트 레이어를 추가하기 어렵고 여전히 양호한 수율을 유지하고 있다.
1998년 첨단 D램 공정은 4개의 금속층이 있었고, 첨단 논리 공정은 7개의 금속층이 있었다.[2]
2002년에는 대여섯 겹의 금속 인터커넥트가 일반적이었다.[3]
2009년, 1 Gbit DRAM은 일반적으로 1층의 텅스텐과 상층의 알루미늄이라는 3개의 금속 인터커넥트를 가지고 있었다.[4][5]
참고 항목
참조
- ^ DeMone, Paul (2004). "The Incredible Shrinking CPU".
- ^ 1998. Kim, Yong-Bin; Chen, Tom W. (15 May 1996). Assessing Merged DRAM/Logic Technology. 1996 IEEE International Symposium on Circuits and Systems. Circuits and Systems Connecting the World. Atlanta, USA. pp. 133–36. doi:10.1109/ISCAS.1996.541917.
- ^ Rencz, M. (2002). "Introduction to the IC technology" (PDF). Archived from the original (PDF) on April 4, 2012.
- ^ Jacob, Bruce; Ng, Spencer; Wang, David (2007). "Section 8.10.2: Comparison of DRAM-optimized process versus a logic-optimized process". Memory systems: cache, DRAM, disk. p. 376. ISBN 9781558601369.
- ^ Choi, Young (2009). "Battle commences in 50nm DRAM arena".
- Harris, David Money; Weste, Neil (2011). CMOS VLSI Design: A Circuits and Systems Perspective (4 ed.). Addison Wesley. ISBN 9780321547743.
- Shwartz, Geraldine Cogin (2006). Shwartz, Geraldine C.; Srikrishnan, Kris V. (eds.). Handbook of Semiconductor Interconnect Technology (2 ed.). CRC Press. ISBN 9781420017656.
