NetBurst(마이크로 아키텍처)
NetBurst (microarchitecture) |
| 일반 정보 | |
|---|---|
| 개시. | 2000년 11월 , 전20일) |
| 성능 | |
| 최대 CPU 클럭 속도 | 1.3GHz~3.8GHz |
| FSB 속도 | 400 MT/s ~1066 MT/s |
| 캐시 | |
| L1 캐시 | 코어당 8KB~16KB |
| L2 캐시 | 128KB ~ 2048KB |
| L3 캐시 | 4 MB ~ 16 MB 공유 |
| 아키텍처 및 분류 | |
| 아키텍처 | NetBurst x86 |
| 지침들 | x86, x86-64 (일부) |
| 내선번호 | |
| 물리 사양 | |
| 트랜지스터 | |
| 코어 |
|
| 소켓 | |
| 제품, 모델, 변종 | |
| 모델 |
|
| 역사 | |
| 전임자 | P6 |
| 후계자 | 인텔 Core IA-64 |
NetBurst 마이크로아키텍처는 [1][2]인텔의 x86 프로세서 패밀리의 P6 마이크로아키텍처를 계승한 것입니다.이 아키텍처를 최초로 사용한 CPU는 2000년 11월 20일에 출시된 Willamette-core Pentium 4로, Pentium 4의 첫 번째 CPU입니다.그 이후의 모든 Pentium 4와 Pentium D의 모델도 NetBurst에 근거하고 있습니다.2004년 중반 인텔은 NetBurst를 기반으로 한 Foster Core를 출시하여 Xeon CPU도 새로운 아키텍처로 교체하였습니다.Pentium 4 기반의 Celeron CPU도 NetBurst 아키텍처를 사용합니다.
NetBurst는 2006년 7월에 출시된 P6 기반의 코어 마이크로 아키텍처로 대체되었습니다.
테크놀로지
NetBurst 마이크로아키텍처에는 하이퍼스레딩, 하이퍼파이프라인드 테크놀로지, Rapid Execution Engine, Execution Trace Cache 및 재생 시스템 등의 기능이 포함되어 있으며, 이 모든 기능이 이 특정 마이크로아키텍처에 최초로 도입되었으며 그 후 그 중 일부는 다시 나타나지 않았습니다.
하이퍼스레딩
하이퍼스레딩은 x86 프로세서에서 실행되는 연산 병렬화(복수의 태스크 실행)를 개선하기 위해 사용되는 인텔의 독자 사양 동시 멀티스레딩(SMT) 구현입니다.인텔은 2002년에 NetBurst 프로세서를 탑재하여 도입했습니다.이후 인텔은 Core 2에 없는 Nehalem 마이크로아키텍처(architecture)에 재도입했습니다.
쿼드 펌프의 프론트 사이드 버스
Northwood 및 Willamette 코어는 100MHz로 동작하는 외부 프론트 사이드 버스(FSB)를 탑재하여 클럭 사이클당 4비트를 전송하므로 유효 속도는 400MHz입니다.Northwood 코어의 최신 리비전에는 Prescott 코어(및 파생 모델)와 함께 800MHz의 효과적인 프론트 사이드 버스(200MHz)가 탑재되어 있습니다.[1]
하이퍼 파이프라인 테크놀로지
Wilamette 및 Northwood 코어에는 20단계 명령 파이프라인이 포함되어 있습니다.이는 Pentium III가 10단계에 불과했던 것에 비해 스테이지 수가 크게 늘어난 것이다.프레스콧 코어는 파이프라인 길이를 31단계로 늘렸습니다.파이프라인이 길어지는 단점은 지점이 잘못 판단했을 때 추적할 필요가 있는 단계 수가 증가하여 해당 잘못 판단의 처벌이 증가한다는 것입니다.이 문제에 대처하기 위해서, 인텔은 Rapid Execution Engine을 고안해, 브랜치 예측 테크놀로지에 많은 투자를 실시했습니다.이 테크놀로지는 Pentium [3]III에 비해 브랜치 예측의 오차를 33% 삭감한다고 주장하고 있습니다.실제로는 파이프라인이 길어지면 소비 전력과 열의 증가로 인한 성능 저하를 상쇄하기에 충분한 클럭 속도가 달성되지 못했기 때문에 실행되는 클럭당 명령 수(IPC)가 줄어들어 효율성이 저하되었습니다.
고속 실행 엔진
이 테크놀로지에서는 CPU 코어의 2개의 산술로직유닛(ALU)이 더블펌프 되어 실제로는 코어 클럭 주파수의 2배로 동작합니다.예를 들어 3.8GHz 프로세서에서는 ALU는 7.6GHz로 효과적으로 동작합니다.그 이유는 일반적으로 낮은 IPC 카운트를 보충하기 위해서입니다.게다가 CPU의 정수 퍼포먼스가 대폭 향상됩니다.또한 인텔은 고속 배럴 시프터를 CPU 코어와 동일한 주파수로 작동하는 시프트/회전 실행 유닛으로 교체했습니다.단점은 특정 명령어가 기존보다 훨씬 느리고(상대적이고 절대적으로) 여러 타깃 CPU에 대한 최적화가 어렵다는 것입니다.예를 들어 시프트 및 회전 동작은 주요 경쟁 프로세서인 Athlon을 포함한 i386부터 시작하는 모든 x86 CPU에 배럴 시프터가 없기 때문에 어려움을 겪고 있습니다.
실행 트레이스 캐시
인텔은 CPU의 L1 캐시 내에 이그제큐션 트레이스 캐시를 포함했습니다.디코딩된 마이크로 연산을 저장하기 때문에 새로운 명령을 실행할 때 명령을 다시 가져오고 디코딩하는 대신 CPU가 트레이스 캐시에서 디코딩된 마이크로 ops에 직접 액세스하여 상당한 시간을 절약할 수 있습니다.또한 micro-ops는 예측된 실행 경로에 캐시됩니다.즉, CPU가 캐시에서 명령을 가져올 때 명령이 이미 올바른 [4]실행 순서로 존재함을 의미합니다.이후 인텔은 Sandy Bridge에서 마이크로 오퍼레이션 캐시(UOP 캐시)라고 불리는 유사하지만 단순한 개념을 도입했습니다.
리플레이 시스템
리플레이 시스템은 인텔 Pentium 4 프로세서 내의 서브시스템으로 프로세서의 스케줄러에 의해 잘못 송신된 조작을 검출합니다.재생 시스템에 의해 포착된 조작은 적절한 실행에 필요한 조건이 충족될 때까지 루프에서 재실행된다.
분기 예측 힌트
인텔 NetBurst 아키텍처에서는, 브랜치 예측 힌트를 코드에 삽입해, 스태틱 예측을 실시할 필요가 있는지를 판단할 수 있습니다.단, 이 기능은 이후의 인텔 프로세서에서 폐지되었습니다.인텔에 따르면 NetBurst의 분기 예측 알고리즘은 [5][6]P6보다 33% 우수합니다.
스케일업 문제
이러한 기능 향상에도 불구하고 NetBurst 아키텍처는 성능을 확장하려는 엔지니어에게 장애물이 되었습니다.이 마이크로아키텍처를 통해 인텔은 10GHz의 [7]클럭 속도를 목표로 하고 있었습니다만, 클럭 속도의 향상에 의해, 인텔은 전력 소모를 허용 가능한 범위내에서 억제하는 문제에 직면했습니다.인텔은 2004년 11월에 3.8GHz의 속도 장벽에 도달했지만, 그마저도 달성하려고 하는 데 문제가 있었습니다.인텔은 발열 문제를 받아들일 수 없게 되자 2006년에 NetBurst를 포기하고 Pentium Pro의 P6 Core에서 Tualatin Pentium III-S로, 그리고 가장 직접적으로 Pentium M으로 영감을 받아 코어 마이크로 아키텍처를 개발했습니다.
리비전
| 리비전 | 프로세서 브랜드 | 파이프라인 단계 |
|---|---|---|
| 윌라멧(180 nm) | Celeron, Pentium 4 | 20 |
| 노스우드(130 nm) | Celeron, Pentium 4, Pentium 4 HT | 20 |
| 갈라틴 (130 nm) | Pentium 4 HT익스트림 에디션, Xeon | 20 |
| Prescott(90 nm) | Celeron D, Pentium 4, Pentium 4 HT, Pentium 4 익스트림 에디션 | 31 |
| 시더 밀(65 nm) | Celeron D, Pentium 4 | 31 |
| Smithfield(90 nm) | 펜티엄 D | 31 |
| 프리슬러(65 nm) | 펜티엄 D | 31 |
인텔은 2002년 1월에 원래의 Willamette 코어를 Northwood라고 불리는 NetBurst 마이크로아키텍처의 재설계 버전으로 교체했습니다.Northwood 설계에서는 캐시 크기 증가, 130nm의 작은 제조 프로세스 및 하이퍼스레딩(3.06GHz 모델을 제외한 모든 모델에서는 이 기능이 비활성화되어 있었습니다)을 조합하여 보다 현대적인 고성능의 NetBurst 마이크로아키텍처를 만들었습니다.
2004년 2월에 인텔은 마이크로아키텍처의 보다 급진적인 리비전인 Prescott를 발표했습니다.Prescott 코어는 90nm 공정에서 생산되었으며, 훨씬 더 큰 캐시(Northwood의 512KB에서 1MB, Prescott 2M의 2MB)를 추가하는 등 몇 가지 주요 설계 변경을 포함했으며, 훨씬 더 깊은 명령 파이프라인(Northwood의 20단계에 비해 31단계)을 도입했습니다.SSE3 명령 및 이후 인텔 64의 구현, x86-64 64비트 버전의 x86 마이크로아키텍처(하이퍼스레딩과 마찬가지로 모든 Prescott 칩 브랜드 Pentium 4 HT)는 이 기능을 지원하는 하드웨어를 갖추고 있지만 처음에는 하이엔드 Xeon 프로세서에서만 사용 가능했습니다.Pentium 상표의 프로세서에 정식으로 도입되고 있습니다).또한 Prescott은 인텔의 싱글코어 x86 및 x86-64 프로세서 중 가장 핫하고 전력 소모가 많은 프로세서가 되었습니다.전력과 발열 문제로 인해 인텔은 3.8GHz 이상의 Prescott과 3.46GHz 이상의 코어를 모바일 버전으로 출시하지 못했습니다.
인텔은 NetBurst 마이크로아키텍처(architecture) 브랜드 Pentium D를 기반으로 한 듀얼코어 프로세서도 출시했습니다.첫 번째 펜티엄 D 코어는 코드네임 Smithfield로, 실제로는 단일 다이에 2개의 Prescott 코어를 포함하며, 이후 Presler는 2개의 다른 다이에 2개의 Cedar Mill 코어로 구성됩니다(Cedar Mill은 Prescott의 65 nm 다이수축).
로드맵
후계자
인텔은 개발 단계에서 Tejas 및 Jayhawk라고 불리는 Netburst 기반의 후계기종을 40~50개의 파이프라인 단계를 가지고 있었지만 최종적으로 NetBurst를 2006년 7월에 출시된 코어 마이크로아키텍처로 대체하기로 결정했습니다.이러한 후계기종은 Pentium Pro(P6 마이크로아키텍처)[8][9]에서 직접 파생되었습니다.2008년 8월 8일은 Intel NetBurst 기반 [10]프로세서가 종료된 날입니다.NetBurst를 포기한 이유는 높은 클럭 속도로 인한 심각한 발열 문제였습니다.일부 코어 기반 및 Nehalem 기반 프로세서는 TDP가 높지만 대부분의 프로세서는 멀티코어이므로 각 코어가 최대 TDP의 극히 일부만을 방출하고 가장 클럭이 높은 코어 기반 싱글코어 프로세서는 최대 27W의 열을 방출합니다.가장 빠른 클럭의 데스크톱 Pentium 4 프로세서(싱글 코어)는 115 W의 TDP를 가지고 있었으며, 가장 빠른 클럭의 모바일 버전은 88 W였습니다.그러나 새로운 스테핑이 도입되면서 일부 모델의 TDP는 결국 낮아졌습니다.
Nehalem 마이크로아키텍처는 코어 마이크로아키텍처를 계승한 것으로,[citation needed] 2000년의 인텔의 로드맵에 의하면, NetBurst의 진화라고 생각되고 있었습니다.Nehalem은 3.06GHz Northwood 코어에 최초로 도입된 하이퍼스레딩 테크놀로지 및 Pentium 4 Extreme Edition에서 사용되는 Gallatin 코어의 컨슈머 프로세서에 최초로 구현된 L3 캐시를 포함한 NetBurst의 특정 기능을 재구축합니다.
NetBurst 기반 칩
- Celeron (NetBurst)
- 셀레론 D
- 펜티엄 4
- Pentium 4 익스트림 에디션
- 펜티엄 D
- 펜티엄 익스트림 에디션
- Xeon, 2001년부터 2006년까지
「 」를 참조해 주세요.
- 메가헤르츠 신화
- 인텔 CPU 마이크로아키텍처 목록
- 인텔 Celeron 프로세서 목록 (NetBurst 기반)
- 인텔 Pentium 4 프로세서 목록
- 인텔 Pentium D 프로세서 목록
- 인텔 Xeon 프로세서 목록 (NetBurst 기반)
- 똑딱이 모형
레퍼런스
- ^ Carmean, Doug (Spring 2002). "The Intel Pentium 4 Processor" (PDF). Intel. Archived from the original (PDF) on April 19, 2018.
- ^ "Replay: Unknown Features of the NetBurst Core". XbitLabs. March 6, 2016. Archived from the original on March 6, 2016.
- ^ "The Trace Cache Branch Prediction Unit". Intel's New Pentium 4 Processor. Tom's Hardware. November 20, 2000. Retrieved April 30, 2021.
- ^ "Entering The Execution Pipeline - Pentium 4's Trace Cache, Continued". Intel's New Pentium 4 Processor. Tom's Hardware. November 20, 2000. Retrieved April 30, 2021.
- ^ Fog, Agner (December 1, 2016). "The microarchitecture of Intel, AMD and VIA CPUs" (PDF). p. 36. Retrieved March 22, 2017.
- ^ Milenkovic, Milena; Milenkovic, Aleksandar; Kulick, Jeffrey. "Demystifying Intel Branch Predictors" (PDF).
- ^ Shimpi, Anand Lal. "The future of Intel's manufacturing processes". Retrieved April 4, 2018.
- ^ "Intel says Adios to Tejas and Jayhawk chips". The Register.
- ^ Goodwins, Rupert. "Intel cancels Tejas and Jayhawk". ZDNet. Retrieved August 21, 2019.
- ^ Shilov, Anton (May 21, 2007). "The Era of Intel's NetBurst Micro-Architecture Comes to End". XbitLabs. Archived from the original on October 17, 2015. Retrieved November 29, 2015.
