P6(마이크로 아키텍처)

P6 (microarchitecture)
P6
Intel@250nm@P6@Deschutes@Pentium II@flipchip PB 713539-001 DSCx1 polysilicon microscope stitched@5x (38025161182).jpg
데슈트 코어의 다이샷
일반 정보
개시.1995년 11월 1일, 26년 전(1995년 11월 1일)
성능
최대 CPU 클럭 속도150MHz[1]~1.40GHz
FSB 속도66MHz~133MHz
캐시
L1 캐시Pentium Pro: 16KB (8KB I 캐시 +8KB D 캐시)
Pentium II/III: 32KB(16KB I 캐시 + 16KB D 캐시)
L2 캐시128 KB ~ 512 KB
256 KB ~2048 KB (Xeon)
아키텍처 및 분류
지침들x86
내선번호
물리 사양
트랜지스터
코어
  • 1
소켓
제품, 모델, 변종
모델
  • Celeron 시리즈
  • 펜티엄 II 시리즈
  • 펜티엄 III 시리즈
  • Pentium Pro 시리즈
  • Pentium II Xeon 시리즈
  • Pentium III Xeon 시리즈
변종
  • 펜티엄 M
  • 확장 Pentium M
역사
전임자P5
후계자NetBurst, Pentium M

P6 마이크로아키텍처는 6세대 인텔 x86 마이크로아키텍처이며 1995년 11월에 Pentium Pro 마이크로프로세서에 의해 구현되었습니다.이것은 종종 i686이라고 [2]불립니다.2000년에 NetBurst 마이크로아키텍처에 의해 계승되었지만, 최종적으로 Pentium M 계열의 마이크로프로세서에서 부활했습니다.P6 마이크로아키텍처의 Pentium M 바리안트의 후속 제품은 코어 마이크로아키텍처이며, P6에서도 파생되었습니다.

P6는 Pentium Pro에서 Pentium III까지 인텔의 주류 제품에서 사용되었으며 낮은 전력 소비, 뛰어난 정수 성능 및 비교적 높은 사이클당 명령(IPC)으로 널리 알려져 있습니다.P6 라인의 프로세싱 코어는 Pentium 4의 도입으로 등장한 NetBurst(P68) 아키텍처에 의해 계승되었습니다.

특징들

P6 코어는 x86 제품군의 6세대 인텔 마이크로프로세서입니다.P6 코어의 첫 번째 구현은 1995년 펜티엄 프로 CPU로, 원래의 펜티엄 설계(P5)의 바로 뒤를 이었다.

P6 프로세서는 IA-32 명령을 버퍼링된 RISC와 같은 마이크로 오퍼레이션 시퀀스로 동적으로 변환한 후 마이크로 오퍼레이션을 분석 및 재정렬하여 동시에 [3]여러 실행 유닛에 발행될 수 있는 병렬 가능한 오퍼레이션을 검출합니다.펜티엄 프로는 인텔에 의해 설계된 최초의 x86 마이크로프로세서입니다만, 1994년에 도입된 NexGen Nx586은 이 기술을 사용했습니다.

P6 코어의 x86 공간에 최초로 실장된 다른 기능은 다음과 같습니다.

  • 실행 코어에 새로운 폐기 유닛이 필요했던 투기적 실행 및 순서부정 완료(인텔에서는 「동적 실행」이라고 부릅니다).이 파이프라인의 정지가 경감되어 Pentium Pro와 그 이후의 CPU의 고속 확장이 가능하게 되었습니다.
  • Superpipelining은 Pentium의 5단계 파이프라인에서 Pentium Pro의 14단계, Pentium III의 초기 모델(Coppermine)로 증가하다가 에너지 비효율과 전작의 고전압 문제로 인해 결국 임베디드 및 모바일 시장용 Pentium M의 10단계 파이프라인으로 바뀌었다.제조 프로세스를 개선하면서 클럭 속도를 높이는 데 어려움을 겪기 때문에 10~12단계 파이프라인을 코어 2로 되돌리는 것은 보다 깊은 파이프라인 설계에 대한 높은 전력 소비량의 부정적인 영향을 어느 정도 상쇄할 수 있습니다.
  • Gunning 트랜시버 로직의 변형을 사용하여 4개의 개별 프로세서가 시스템 [4]자원을 공유할 수 있도록 하는 프론트 사이드 버스.
  • 물리 주소 확장(PAE) 및 36비트 주소 버스를 확장하여 64GB의 물리 [5]메모리를 지원합니다.
  • 레지스터 이름 변경 - 파이프라인에서 여러 명령을 보다 효율적으로 실행할 수 있습니다.
  • 컴파일러 최적화에 많이 사용되는 CMOV 명령입니다.
  • 기타 새로운 명령: FCMOV, FCOMI/FCOMIP/FUCOMI/FUCOMIP, RDPMC, UD2.
  • Pentium II Deschutes 코어의 새로운 명령: MMX, FXSAVE, FXRSTOR.
  • Pentium III의 새로운 명령: 스트리밍 SIMD 확장.

P6 기반 칩

P6 Variant Pentium M

주요 기사:펜티엄 M
P6 Pentium M
Pentium M.jpg
일반 정보
개시.2003년 3월 12일
성능
최대 CPU 클럭 속도600MHz~2.26GHz
FSB 속도400 MT/s ~533 MT/s
캐시
L1 캐시64KB(32KB I 캐시 + 32KB D 캐시)
L2 캐시512 KB ~2048 KB
아키텍처 및 분류
아키텍처P6 x 86
지침들MMX
내선번호
물리 사양
트랜지스터
소켓
제품, 모델, 변종
모델
  • A100 시리즈
  • EP80579 시리즈
  • Celeron M 시리즈
  • 펜티엄 M 시리즈
역사
전임자넷버스트
후계자확장 Pentium M

Pentium 4-M과 Mobile Pentium 4가 출시되자 새로운 모바일 NetBurst 프로세서가 모바일 컴퓨팅에 이상적이지 않다는 것을 금방 깨달았습니다.Netburst 기반 프로세서는 이전 P6 프로세서에 비해 클럭당 또는 와트당 효율성이 떨어졌습니다.모바일 Pentium 4 프로세서는 Pentium III-M 프로세서보다 훨씬 더 뜨거웠지만 성능 면에서는 큰 이점이 없었습니다.비효율성은 냉각 시스템의 복잡성뿐만 아니라 배터리 지속 시간에도 영향을 미쳤습니다.인텔은 이 시장 세그먼트에 최적인 설계를 위해 처음부터 다시 시작했습니다.그 결과 펜티엄 M이라고 불리는 현대화된 P6 디자인이 탄생했다.

설계의 개요[6]

  • 쿼드 펌프 프론트 사이드 버스.초기 Banias Core에서 인텔은 Pentium 4에서 최초로 사용된400 MT/s FSB를 채택했습니다.도탄 코어는 펜티엄4의 진화에 따라 533 MT/s FSB로 이동했습니다.
  • 대용량 L1/L2 캐시L1 캐시는 모든 모델에서 이전 모델의 32KB에서 현재 64KB로 증가했습니다.처음에는 Banias 코어로 1MB L2 캐시, 다음으로 Dothan 코어로 2MB 캐시.sleep 상태에서 쿼드런트 셀렉터에 의한 동적 캐시 활성화
  • SSE2 스트리밍 SIMD 확장 2 지원
  • Pentium Pro/II/III의 14단계에서 축소된 10단계 또는 12단계 확장 명령 파이프라인으로 파이프라인 스테이지를 늘리지 않고 클럭 속도를 높일 수 있습니다.
  • 전용 레지스터 스택 관리
  • 분기 예측 테이블에 글로벌 이력, 간접 예측 및 루프 예측 추가.로컬 예측 삭제.
  • 마이크로 ops 디코딩 장치에 의해 매개되는 특정 하위 명령의 융합.x86 명령어는 마이크로 오퍼레이션을 줄일 수 있기 때문에 완료에 필요한 프로세서 사이클을 줄일 수 있습니다.

Pentium M은 수년 동안 노트북용으로 가장 전력 효율이 높은 x86 프로세서입니다.최대 부하에서는 27와트, 아이돌 상태에서는 4~5와트의 전력을 소비합니다.현대화로 인한 처리 효율 향상으로 1GHz 이상(클럭이 가장 빠른 Pentium M과 비교하여 가장 빠른 Mobile Pentium 4)에 필적할 수 있었고 메모리 및 버스 [6]대역폭도 훨씬 더 넓어졌습니다.최초의 Pentium M 패밀리 프로세서('Banias')는 내부적으로 PAE를 지원하지만 CPUID 정보에 PAE 지원 플래그가 표시되지 않습니다.이 때문에 일부 운영체제(주로 Linux 디스트리뷰션)에서는 PAE 지원이 [7]커널에 필요하기 때문에 이러한 프로세서에서 부팅을 거부합니다.

Banias/Dothan 변종

P6 Variant Enhanced Pentium M

주요 기사:Yonah(마이크로프로세서)
P6 확장 Pentium M
일반 정보
개시.2006
성능
최대 CPU 클럭 속도1.06GHz~2.33GHz
FSB 속도533 MT/s ~667 MT/s
캐시
L1 캐시64 KB
L2 캐시1 ~ 2 MB
2 MB (Xeon)
아키텍처 및 분류
아키텍처P6 x 86
지침들MMX
내선번호
물리 사양
트랜지스터
소켓
제품, 모델, 변종
모델
  • Celeron M 시리즈
  • Pentium 듀얼코어 시리즈
  • 코어 솔로 시리즈
  • 코어 Duo 시리즈
  • Xeon LV 시리즈
역사
전임자펜티엄 M
후계자인텔 Core

Yonah CPU는 2006년 1월에 Core 브랜드로 출시되었습니다.싱글코어와 듀얼코어 모바일 버전은 Core Solo, Core Duo, Pentium Dual-Core 브랜드로 판매되었으며 서버 버전은 Xeon LV로 출시되었습니다.이들 프로세서는 Pentium M의 단점 중 일부를 다음과 같이 추가함으로써 부분적으로 해결했습니다.

  • SSE3 지원
  • 2MB의 공유 L2 캐시를 갖춘 싱글 코어 및 듀얼 코어 테크놀로지(프로세서 구성 재구성)
  • FSB 속도가 향상되어 FSB가 533 MT/s 또는 667 MT/s로 동작합니다.
  • 12단계 명령 파이프라인입니다.

그 결과, 저전압 전용 CPU의 중간 마이크로아키텍처가 P6와 다음의 코어 마이크로아키텍처 사이에 도입되었습니다.

요나 변종

후계자

2006년 7월 27일 P6의 파생 모델인 Core 마이크로아키텍처가 Core 2 프로세서의 형태로 출시되었습니다.그 후 Core 2, Xeon, Pentium 및 Celeron 브랜드명으로 코어 마이크로아키텍처를 탑재한 프로세서가 출시되었습니다.코어 마이크로아키텍처는 FSB를 사용하는 인텔의 최종 메인스트림 프로세서 라인입니다.Nehalem 기반 이후의 인텔 마이크로아키텍처는 모두 내장 메모리 컨트롤러와 시스템의 나머지 부분과의 통신을 위한QPI 또는 DMI 버스를 갖추고 있습니다.인텔 Core 프로세서와 관련된 개선 사항은 다음과 같습니다.

  • 14단계 명령 파이프라인으로 클럭 속도를 높일 수 있습니다.
  • SSE4.1은 45 nm 리소그래피로 제조된 모든 Core 2 모델을 지원합니다.
  • 64비트 x86-64 아키텍처 지원.이전에는 Pentium 4의 마지막 아키텍처 설치인 Prescott 프로세서에서만 제공되었습니다.
  • FSB 속도가 533 MT/s에서 1600 MT/s까지 향상되었습니다.
  • L2 캐시 사이즈가 증가하여 L2 캐시 사이즈는 1MB에서 12MB까지 다양합니다(Core 2 Duo 프로세서는 공유 L2 캐시를 사용하며, Core 2 Quad 프로세서는 전체 캐시의 절반을 각 코어 쌍에서 공유합니다).
  • 다이내믹 프론트 사이드 버스 슬롯링(일부 모바일 모델). FSB 속도가 절반으로 감소하고 프로세서의 속도가 절반으로 감소합니다.따라서 프로세서는 초저주파수 모드라고 불리는 저소비전력 모드로 이행하여 배터리 지속시간을 연장합니다.
  • 일부 모바일 Core 2 Duo 프로세서용 다이내믹 액셀러레이션 테크놀로지 및 모바일 Core 2 Quad 프로세서용 듀얼 다이내믹 액셀러레이션 테크놀로지.Dynamic Acceleration Technology를 통해 CPU는 하나의 프로세서 코어를 끄고 오버클럭할 수 있습니다.Dual Dynamic Acceleration Technology에서는 2개의 코어가 비활성화되고 2개의 코어가 오버클럭됩니다.이 기능은 애플리케이션이 Core 2 Duo의 경우 단일 코어만 사용하거나 Core 2 Quad의 경우 최대 2개의 코어를 사용하는 경우에 트리거됩니다.오버클럭은 클럭 승수를 1씩 증가시켜 실행합니다.

이 칩들은 모두 기술적으로 Pentium Pro의 파생 모델이지만 아키텍처는 [8]초기부터 몇 가지 급격한 변화를 겪어 왔습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ "Pentium® Pro Processor at 150 MHz, 166 MHz, 180 MHz and 200 MHz" (PDF). Intel Corporation. November 1995. p. 1.
  2. ^ Hutchings, Ben (September 28, 2015). "Defaulting to i686 for the Debian i386 architecture". debian-devel (Mailing list).
  3. ^ Gwennap, Linley (February 16, 1995). "Intel's P6 Uses Decoupled Scalar Design" (PDF). Microprocessor Report. 9 (2).
  4. ^ Pentium and Pentium Pro Processors and Related Products. Intel Corporation. December 1995. pp. 1–10. ISBN 1-55512-251-5.
  5. ^ Brey, Barry (2009). The Intel Microprocessors (PDF) (8th ed.). Upper Saddle River, N.J.: Pearson Prentice Hall. p. 754. ISBN 0-13-502645-8.
  6. ^ a b 랄 심피, 아난드인텔의 90nm Pentium M 755: Dothan Investigated, AnandTech, 2004년7월 21일
  7. ^ PAE - Ubuntu 커뮤니티 도움말 Wiki
  8. ^ 2006년 6월 7일 스탠포드에서의 Pat Gelsinger 강연