Fe FET
Fe FET| 컴퓨터 메모리 및 데이터 스토리지 유형 |
|---|
| 휘발성 |
| 비휘발성 |
강유전체 전계효과 트랜지스터(Fe FET)는 게이트 전극과 디바이스(채널)의 소스 드레인 전도 영역 사이에 끼인 강유전체 재료를 포함하는 전계효과 트랜지스터의 일종이다.강유전체에서 영구적인 전계 편광으로 인해 이러한 유형의 장치가 전기적 바이어스가 없을 때 트랜지스터의 상태(켜짐 또는 꺼짐)를 유지합니다.
FeFET 기반 장치는 단일 트랜지스터 비휘발성 메모리의 일종인 FeFET 메모리에 사용됩니다.
묘사
1955년에 이안 먼로 로스는 FeFET 또는 MFSFET에 대한 특허를 신청했다.그 구조는 현대의 반전 채널 MOSFET와 비슷했지만, 산화물 [1]대신 유전체/절연체로 강유전체 재료가 사용되었습니다.고체 메모리에서의 강유전체(황산트리긴)의 [2]사용은 1963년 Moll과 Tarui에 의해 박막 트랜지스터를 사용하여 제안되었습니다.1960년대에 추가 연구가 이루어졌지만 박막 기반 장치의 보존 특성은 [3]만족스럽지 못했습니다.초기 전계효과 트랜지스터 기반 소자는 BiTiO(Bismuth4312 Titanate) 강유전체(PLT) 또는 PbLnTiO1−xx3(PbLnTiO) 및 관련 혼합 지르코네이트/티타네이트(PLZT)[3]를 사용했습니다.1980년 후반에 강유전체 박막을 캐패시터로 사용하여 주소 지정 [3]FET에 연결된 강유전체 RAM이 개발되었습니다.
FeFET 기반의 메모리 디바이스는 [4]강유전체용 보자기전압보다 낮은 전압을 사용하여 읽힌다.
실용적인 FeFET 메모리 디바이스 실현에 관련된 문제에는 (2006년 기준)강유전체와 게이트 사이의 높은 허용성과 절연층의 선택, 강유전체 분극의 높은 잔류성 문제, 제한된 보존 시간(c. 며칠, cf 소요 10년)[5]이 포함된다.
강유전체층을 그에 따라 스케일링할 수 있다면 FeFET 기반 메모리 디바이스는 MOSFET 디바이스와 마찬가지로 스케일링(수축)될 것으로 예상되지만, 측면으로 최대 20nm의 한계(초파전율 한계, 일명 강유전체 한계)가 존재할 수 있습니다[6].수축에 대한 다른 과제로는 추가적인 (불필요한) 편광 효과를 유발하는 필름 두께 감소, 전하 주입 및 누출 [5]전류 등이 있습니다.
연구 개발
로 22nm 노드에서 하프늄 탄소(HfO2)과 가장 작은 FeFET 세포의 크기 보고되었다 0.025μm2은 ferroelectric-로 FDSOI CMOS(완전히 절연 기판 상의 실리콘 감손)를 사용하여 건조되었다는 2017년에서 FeFET 따라 비 휘발성 메모리 보도되자, 장치32Mbit 배열로, 4.2V에 ~10ns 기간의 set/reset 전류를 사용해서-장치 s. 지어졌다호10 사이클의 [7]내구성과5 최대 300C의 데이터 보유.
2017년 현재[update] 스타트업 'Ferroelectrc Memory Company'는 이산화 하프늄을 기반으로 FeFET 메모리를 상용화하려는 시도를 하고 있습니다.동사의 테크놀로지는, 최신의 프로세스 노드 사이즈에 맞추어 확장할 수 있는 것과 동시에, HKMG등의 현재의 생산 프로세스와 통합할 수 있는 것으로 알려져 있습니다.또, 기존의 CMOS 프로세스에 간단하게 통합할 수 있기 때문에,[8] 2개의 마스크가 더 필요합니다.
「 」를 참조해 주세요.
- 강유전체 RAM - 기존 D램 구조의 캐패시터에 강유전체 재료를 사용한 RAM
레퍼런스
- ^ Stefan Ferdinand Müller (2016). Development of HfO2-Based Ferroelectric Memories for Future CMOS Technology Nodes. ISBN 9783739248943.
- ^ Park et al. 2016, § 1.1.1, 페이지 3.
- ^ a b c Park et al. 2016, § 1.1.1, 페이지 4.
- ^ Park et al. 2016, § 1.1.2, 페이지 6.
- ^ a b c Zschech, Ehrenfried; Whelan, Caroline; Mikolajick, Thomas, eds. (2005), Materials for Information Technology: Devices, Interconnects and Packaging, Springer, pp. 157 -
- ^ Khosla, Robin; Sharma, Deepak K.; Mondal, Kunal; Sharma, Satinder K. (2014-10-13). "Effect of electrical stress on Au/Pb (Zr0.52Ti0.48) O3/TiOxNy/Si gate stack for reliability analysis of ferroelectric field effect transistors". Applied Physics Letters. 105 (15): 152907. doi:10.1063/1.4897952. ISSN 0003-6951.
- ^ a b Dünkel, S. (Dec 2017), "A FeFET based super-low-power ultra-fast embedded NVM technology for 22nm FDSOI and beyond", 2017 IEEE International Electron Devices Meeting (IEDM), doi:10.1109/IEDM.2017.8268425
- ^ Lapedus, Mark (16 Feb 2017), "What Are FeFETs?", semiengineering.com
- Park, Byung-Eun; Ishiwara, Hiroshi; Okuyama, Masanori; Sakai, Shigeki; Yoon, Sung-Min, eds. (2016), "Ferroelectric-Gate Field Effect Transistor Memories: Device Physics and Applications", Topics in Applied Physics, Springer, no. 131
추가 정보
- Ishiwara, Hiroshi (2012), "FeFET and ferroelectric random access memories", Multifunctional Oxide Heterostructures, doi:10.1093/acprof:oso/9780199584123.003.0012
