IBM 파워 마이크로프로세서

POWER, PowerPC 및 Power ISA 아키텍처
NXP(구 Freescale 및 Motorola)
PowerPC e 시리즈 (2006) e200 e300 e500 e600 e5500 e6500 Qor 시리즈 (2008) QorIQ 코리바
IBM
전원 시리즈(1990) 전원 1 전원 2 전원 3 전원 4 전원 5 전원 6 전원 7 전원 8 전원 9 전원 10 PowerPC 시리즈 (1992) 6xx 4xx 7xx 74xx 970 A2 (2010) A2I A2O RAD 시리즈(1997년) RAD6000 RAD750 RAD5500 RS64 시리즈(1996년)
IBM/닌텐도
게코 브로드웨이 에스프레소
다른.
타이탄 전원 감방 제논 X704
관련 링크
OpenPOWER 재단 AIM 제휴 RISC 블루진 Power.org PAPR PReP CRP 알티벡
회색으로 취소됨, 이탤릭체로 기록됨
v t

IBM Power(원래 Power10 이전 POWER)는 서버 및 ^[1]슈퍼컴퓨터용으로 IBM에서 설계 및 판매하는 마이크로프로세서 제품군입니다."POWER"라는 이름은 원래 "Enhanced RISC를 통한 성능 최적화"의 약자로 제공되었습니다.IBM은 RS/6000, AS/400, pSeries, iSeries, System p, System i 및 Power Systems 제품군과 슈퍼컴퓨터에서 이러한 프로세서를 사용해 왔습니다.또한 IBM과 Bull 및 Hitachi와 같은 다른 서버 제조업체에 의해 데이터 스토리지 장치와 워크스테이션에 사용되어 왔습니다.

Power 프로세서 패밀리는 1980년대 후반에 개발되었으며 여전히 개발 중에 있습니다.처음에는 POWER 명령 집합 아키텍처(ISA)를 구현했으며, 이 아키텍처는 PowerPC로, 나중에는 Power ISA로 발전했습니다.2019년 8월, IBM은 Power ^[2]ISA를 오픈 소싱할 것이라고 발표했습니다.그 일환으로서 OpenPOWER Foundation의 관리는 Linux Foundation이 담당하게 되었습니다.

역사

초기 개발

801 연구 프로젝트

1974년 IBM은 엄청난 계산 능력을 필요로 하는 전화 교환 컴퓨터를 만드는 프로젝트를 시작했습니다.어플리케이션이 비교적 심플했기 때문에 이 머신은 I/O, 분기, 레지스터 추가, 레지스터와 메모리 간의 데이터 이동만 하면 되며, 무거운 계산을 수행하기 위한 특별한 명령도 필요하지 않습니다.복잡한 동작의 각 단계가 하나의 기계 명령에 의해 명시적으로 지정되고 모든 명령이 동일한 일정한 시간에 완료되어야 하는 이 단순한 설계 철학은 나중에 RISC로 알려지게 됩니다.전화 스위치 프로젝트가 취소되었을 때 IBM은 범용 프로세서를 위한 설계를 유지하였고 Thomas J. Watson Research Center의 #801 건물 이름을 따서 801이라고 명명하였습니다.

치타 프로젝트

1982년까지 IBM은 RISC 기계가 사이클당 여러 명령을 유지할 수 있는지 확인하기 위해 성능을 개선하기 위해 여러 실행 장치를 사용하여 801 설계의 슈퍼스케일러 한계를 계속 조사했습니다.801 설계에 많은 변경이 가해져 복수의 실행 유닛이 가능하게 되었습니다.Cheetah 프로세서에는 분기 예측, 고정 소수점 및 부동 소수점 실행 유닛이 따로 있었습니다.1984년까지 CMOS는 트랜지스터 로직 성능을 향상시키면서 회로 집적 수준을 높일 수 있었기 때문에 선택되었습니다.

아메리카 프로젝트

1985년 IBM Thomas J. Watson Research Center에서 2세대 RISC 아키텍처에 대한 연구가 시작되었으며, 1986년 IBM Austin은 이 아키텍처를 기반으로 RS/6000 시리즈 컴퓨터를 개발하기 시작했습니다.이 프로세서는 최초의 POWER ISA를 사용한 최초의 POWER 프로세서가 되었습니다.

힘

1990년 2월, IBM이 최초로 POWER ISA를 통합한 컴퓨터는 "RISC System/6000" 또는 RS/6000으로 불렸습니다.이러한 RS/6000 컴퓨터는 워크스테이션과 서버의 두 가지 클래스로 나뉘어져 POWERstation과 POWERserver로 소개되었습니다.RS/6000 CPU에는 'RIOS-1'과 'RIOS.9'(또는 POWER1 CPU)라는2개의 구성이 있습니다.RIOS-1 구성에는 명령 캐시 칩, 고정 소수점 칩, 부동 소수점 칩, 4개의 데이터 L1 캐시 칩, 스토리지 컨트롤 칩, 입출력 칩, 클럭 칩 등 총 10개의 개별 칩이 있습니다.저비용 RIOS.9 구성에는 명령 캐시 칩, 고정 소수점 칩, 부동 소수점 칩, 2개의 데이터 캐시 칩, 스토리지 제어 칩, 입출력 칩, 클럭 칩 등 8개의 개별 칩이 있습니다.

POWER1은 레지스터 이름 변경과 순서가 잘못된 실행을 사용한 최초의 마이크로프로세서입니다.1992년에 제조된 10칩 RIOS-1의 단순하고 덜 강력한 버전이 보급형 RS/6000용으로 개발되었습니다.그것은 오직 하나의 칩만을 사용했고 "RISC Single Chip" 또는 RSC로 불렸다.

POWER1 프로세서

• RIOS-1 – 오리지널 10칩 버전
• RIOS.9 – 파워가 떨어지는 RIOS-1 버전
• POWER1+ – 제조 프로세스를 줄인 고속 버전 RIOS-1
• POWER1++ – RIOS-1의 고속 버전
• RSC – RIOS-1의 싱글 칩 구현
• RAD6000 – 방사선 강화 버전의 RSC는 주로 우주에서 사용할 수 있게 되었다. 이는 매우 인기 있는 설계였으며 많은 유명 임무에 광범위하게 사용되었다.

전원 2

IBM은 POWER1의 후속 제품으로 POWER2 프로세서를 시작했습니다.POWER2 ISA는 1993년 11월 발표 당시 두 번째 고정 소수점 유닛, 두 번째 강력한 부동 소수점 유닛 및 기타 성능 향상과 새로운 명령을 설계에 추가함으로써 선도적인 성능을 발휘했습니다.POWER2는 멀티칩 설계였지만 IBM은 POWER2 Super Chip 또는 P2SC라고 불리는 단일 칩 설계를 만들어 고성능 서버와 슈퍼컴퓨터에 적용했습니다.1996년 도입 당시 P2SC는 업계에서 가장 많은 트랜지스터 수를 가진 최대 프로세서였으며 부동소수점 연산의 선두주자였다.

POWER2 프로세서

• POWER2 – 세라믹 멀티칩 모듈에 6~8개의 칩이 탑재되었습니다.
• POWER2+ – 외부 L2 캐시를 지원하는 저렴한6 칩 버전의 POWER2
• P2SC – POWER2의 고속 싱글 칩 버전
• P2SC+ – 제작 프로세스 감소로 더 빠른 버전 또는 P2SC

Power PC

1991년 애플은 모토로라의 68000 기반 CISC 플랫폼에 대한 미래 대안을 찾았고 모토로라는 자체 RISC 플랫폼인 88000을 실험했다.IBM은 이 논의에 참여하였고, 세 회사는 PowerPC ISA를 구축하기 위해 AIM 제휴를 설립하였습니다. PowerPC ISA는 주로 POWER ISA를 기반으로 하지만 Apple과 Motorola가 모두 추가하였습니다.완전한 32/64비트 RISC 아키텍처로 매우 낮은 수준의 내장 마이크로 컨트롤러부터 매우 높은 수준의 슈퍼 컴퓨터 및 서버 애플리케이션까지 폭넓게 제공할 수 있습니다.

2년간의 개발 끝에 1993년에 PowerPC ISA가 도입되었습니다.RSC 아키텍처의 수정 버전인 PowerPC는 단정도 부동소수점 명령과 레지스터에 대한 일반적인 곱셈 및 분할 명령을 추가했으며 일부 POWER 기능을 삭제했습니다.또한 64비트 버전의 ISA와 SMP 지원도 추가되었다.

아마존 프로젝트

1990년에 IBM은 로우엔드 서버 및 미드레인지 서버 아키텍처, RS/6000 RISC ISA 및 AS/400 CISC ISA를 IBM의 AIX 및 OS/400 운영 체제를 모두 호스팅할 수 있는 하나의 공통 RISC ISA로 통합하고자 했습니다.기존 POWER 및 향후 PowerPC ISA는 AS/400 팀에 의해 부적합하다고 판단되었기 때문에 64비트 PowerPC 명령어 세트의 확장이 PowerPC AS for Advanced Series 또는 Amazon Series로 개발되었습니다.나중에 RS/6000 팀과 AIM Alliance Power에서 추가PC가 포함되어 2001년에는 POWER4의 도입으로 PowerPC v.2.0이라는1개의 명령어셋 아키텍처로 통합되었습니다.

전원 3

POWER3는 상업적으로 성공하지 못한 Power의 후속 제품인 "PowerPC 630"으로 출시되었습니다.PC 620. POWER2 ISA와 32/64비트 PowerPC ISA 세트의 조합을 사용하여 SMP 및 싱글칩 구현을 지원합니다.IBM의 RS/6000 컴퓨터에서 많이 사용되었지만, 2세대 버전 POWER3-II는 구리 인터커넥트를 사용한 IBM의 첫 상용 프로세서였습니다.POWER3는 POWER 명령 세트를 사용한 마지막 프로세서입니다.이후 모든 모델에서는 PowerPC 명령 세트의 일부 버전을 사용했습니다.

POWER3 프로세서

• POWER3 – 1998년에 도입된 POWER 명령어와 PowerPC 명령어를 조합한 것입니다.
• POWER3-II – 소형 구리 기반 프로세스로 제작된 고속 POWER3.

전원 4

POWER4는 Amazon 프로젝트의 32/64비트 PowerPC 명령 세트와 64비트 PowerPC AS 명령 세트를 새로운 PowerPC v.2.0 사양으로 통합하여 IBM의 RS/6000 및 AS/400 컴퓨터 패밀리를 통합했습니다.POWER4는 다양한 플랫폼의 통합과 더불어 매우 높은 주파수에 도달하여 대용량 온다이 L2 캐시를 탑재하도록 설계되었습니다.시판되는 최초의 멀티코어 프로세서이며 싱글다이 버전뿐만 아니라 4칩 멀티칩 모듈로도 제공되었습니다.2002년에 IBM은 Power라고 불리는 POWER4의 비용 및 기능 절감 버전도 만들었습니다.PC 970은 Apple의 요청에 의한 것입니다.

POWER4 프로세서

• POWER4 – 최초의 듀얼 코어 마이크로프로세서 및 1GHz를 넘는 PowerPC 프로세서.
• POWER4+ –절감된 프로세스로 고속 POWER4를 실현합니다.

전원 5

POWER5 프로세서는 널리 사용되는 POWER4를 기반으로 설계되었으며, 설계에 동시 멀티스레딩이 포함되어 있습니다.이 테크놀로지는 PowerPC AS 기반의 RS64-III 프로세서에서 선구적인 테크놀로지이며, 온다이 메모리 컨트롤러입니다.대규모 멀티프로세싱을 위해 설계되었으며 대형 L3 캐시 칩이 탑재된 멀티칩 모듈로 제공되었습니다.

POWER5 프로세서

• POWER5 – 대형 멀티칩 모듈에 4개의 POWER5 칩과 4개의 L3 캐시 칩을 탑재한 상징적인 셋업.
• POWER5+ – 주로 소비전력을 줄이기 위해 프로세스 절감을 통해 고속 POWER5를 구현합니다.

전원 ISA

Power.org라고 하는 공동 조직이 2004년에 설립되어 전력의 미래 개발을 통합 및 조정한다는 사명을 가지고 있습니다.PC 사양그때까지 파워는PC 사양은 프리스케일(Freescale, 성: Motorola)과 IBM이 각각 개발 과정에서 서로 다른 경로를 택했기 때문에 세분화되었습니다.Freescale은 32비트 임베디드 애플리케이션과 IBM의 하이엔드 서버 및 슈퍼컴퓨터에 우선순위를 부여했습니다.또한 조정이 필요한 AMCC, Synopsys, Sony, Microsoft, P.A. Semi, CRAY 및 Xilinx와 같은 사양의 라이센스 계약자들도 있었다.기술 개발의 합리화뿐 아니라 마케팅의 합리화에도 힘을 쏟았다.

새로운 명령 세트 아키텍처는 Power ISA로 불리며 POWER5의 PowerPC v.2.02와 Freescale의 PowerPC Book E 사양 및 브랜드 이름 AltiVec(IBM에서 VMX라고도 함) 및 하드웨어 가상화와 같은 관련 기술을 통합했습니다.이 새로운 ISA는 Power ISA v.2.03으로 불리며 POWER6는 IBM의 하이엔드 프로세서 중 최초로 이를 사용했습니다.오래된 전원 및 전원PC의 사양은 삭감되지 않았기 때문에 그 명령어 세트는 영원히 폐지되었습니다.이러한 오래된 명령어세트를 사용하는 프로세서 타입은 현재 개발되고 있지 않습니다.

전원 6

POWER6는 하나의 공통 플랫폼으로 I(AS/400), P(RS/6000) 및 Z(메인프레임) 명령 세트에 참여하는 야심찬 eCLipz 프로젝트의 성과였습니다.I와 P는 POWER4에 이미 참가하고 있었지만, eCLIPz의 대처에 의해 CISC 기반의 z/아키텍처가 포함되지 않았고, z10 프로세서가 POWER6의 eCLIPz 형제 제품이 되었습니다.z/아키텍처는 지금까지 Power ISA 명령과 전혀 관련이 없습니다.^{[citation needed]}

POWER6는 eCLipz에 의해 매우 높은 주파수를 지향하고 순서가 맞지 않는 실행을 희생한 특이한 설계로, POWER 및 PowerPC 프로세서의 초기부터 기능해 왔습니다.POWER6는 z/Architecture와 공유하는 10진 부동소수점 유닛도 Power ISA에 도입했습니다.

POWER6를 통해 IBM은 2008년 이전의 System p 및 System i 서버 및 워크스테이션 제품군을 Power Systems라는 하나의 제품군으로 통합했습니다.Power Systems 기계는 AIX, Linux 및 IBM i와 같은 다양한 운영 체제를 실행할 수 있습니다.

POWER6 프로세서

• POWER6 – 5GHz에 도달. 1개의 칩이 탑재된 모듈 및 2개의 L3 캐시 칩이 탑재된 MCM으로 제공됩니다.
• POWER6+ – POWER6와 같은 프로세스로 작성된 마이너 업데이트입니다.

전원 7

POWER7 대칭형 멀티프로세서 설계는 POWER6 설계에서 크게 진화한 것으로, 멀티 코어, 동시 멀티스레딩(SMT), 순서가 어긋나는 실행 및 대용량 온다이 eDRAM L3 캐시를 통한 전력 효율에 보다 중점을 두고 있습니다.8코어 칩은 32개의 스레드를 병렬로 실행할 수 있으며 남은 스레드에 대해 더 높은 주파수에 도달하도록 코어를 비활성화할 수 있는 모드가 있습니다.기존 FPU의 기능을 AltiVec과 병합하는 VSX라는 새로운 고성능 부동 소수점 장치를 사용합니다.POWER7은 POWER6보다 낮은 주파수로 동작하지만 각 POWER7 코어의 동작은 POWER6보다 빨랐습니다.

POWER7 프로세서

• POWER7 – 슈퍼컴퓨터 애플리케이션용 싱글칩 모듈 또는 쿼드칩 MCM 구성으로 제공됩니다.
• POWER7+ – 제조 프로세스 축소, L3 캐시 및 빈도 증가

전원 8

POWER8은 4GHz, 12코어 프로세서로 코어당8개의 하드웨어 스레드를 탑재하여 총 96개의 스레드를 병렬 실행합니다.96 MB의 eDRAM L3 캐시 온 칩과 128 MB의 오프 칩 L4 캐시 및 PCIe 위에서 실행되는 CAPI라고 하는 새로운 확장 버스를 사용하여 오래된 GX 버스를 대체합니다.CAPI 버스는 GPU, ASIC, FPGA 등의 전용 오프칩 액셀러레이터 칩을 장착하기 위해 사용할 수 있습니다.IBM은 이전 모델인 POWER7보다 2~3배 빠릅니다.

그것은 2014년에 ^[3][4][5]22나노미터 공정으로 처음 만들어졌다.2012년 12월, IBM은 VSX-2 ^[6]지침을 포함한 새로운 POWER8 기능을 지원하기 위해 Linux 커널 3.8 버전에 패치를 제출하기 시작했습니다.

전원 9

POWER8 ^[7]프로세서 시스템 설계자인 William Starke에 따르면 IBM은 POWER9 프로세서를 설계하는 데 상당한 시간을 소비했습니다.POWER9은 VSX-3 명령 등 2015년 12월에 출시된 Power ISA 버전 3.0의 요소를 최초로 탑재하고 NVIDIA의 NVLink 버스 ^[8][9]테크놀로지 지원도 포함하고 있습니다.

미 에너지부는 Oak Ridge National Laboratory 및 Lawrence Livermore National Laboratory와 함께 IBM 및 Nvidia와 계약하여 POWER9 프로세서와 NVIDIA의 Volta GPU를 조합한 Summit라는 2대의 슈퍼컴퓨터를 구축했습니다.시에라는 2017년에, 서밋은 ^[10][11][12]2018년에 온라인에 접속했다.

2017년에 출시된 POWER9은 14nm FinFET 프로세스를 사용하여 제조되었으며, 4가지 버전으로 출시됩니다. 2가지 버전은 PowerNV를 스케일업 및 스케일아웃 애플리케이션에 사용하기 위한 2가지 24코어 SMT4 버전이고, 2가지 버전은 스케일업 및 스케일아웃 애플리케이션에 PowerVM을 사용하기 위한 2가지 12코어 SMT8 버전입니다.POWER9 아키텍처는 OpenPOWER Foundation ^[13]구성원에 의한 라이선스 및 변경에 개방되어 있기 때문에 향후 더 많은 버전이 제공될 수 있습니다.

전원 10

Power 10은 2021년 9월에 출시된 CPU입니다.7 nm 테크놀로지에 ^[14][15]근거하고 있습니다.

장치들

이름.	이미지	ISA	비트	코어	팹	트랜지스터	다이 사이즈	L1	L2	L3	시계	패키지	소개했다
RIOS-1		힘	32비트	1	1.0μm	6.9M	1284 mm2	8 KB I 64 KB D	없음	없음	20~30MHz	10개의 칩 CPGA에서 PCB로	1990
RIOS.9		힘	32비트	1	1.0μm	6.9M		8 KB I 32 KB D	없음	없음	20~30MHz	8개의 칩 CPGA에서 PCB로	1990
POWER1+		힘	32비트	1		6.9M		8 KB I 64 KB D	없음	없음	25~41.6MHz	8개의 칩 CPGA에서 PCB로	1991
POWER1++		힘	32비트	1		6.9M		8 KB I 64 KB D	없음	없음	25~62.5MHz	8개의 칩 CPGA에서 PCB로	1992
RSC		힘	32비트	1	0.8μm	1 M	226.5 mm2	8 KB 통일된	없음	없음	33~45MHz	201핀 CPGA	1992
전원 2		전원 2	32비트	1	0.72μm	23 M	1042.5mm2 819mm2	32 KB I 128 ~ 265 KB D	없음	없음	55~71.5MHz	6 ~ 8 다이 세라믹 734핀 MCM 상	1993
POWER2+		전원 2	32비트	1	0.72μm	23 M	819mm2	32 KB I 64 ~ 128 KB D	0.5 ~ 2 MB 외부의	없음	55~71.5MHz	6개의 칩 CBGA에서 PCB로	1994
PSC		전원 2	32비트	1	0.29μm	15M	335mm2	32 KB I 128 KB D	없음	없음	120 ~ 135 MHz	CCGA	1996
P2SC+		전원 2	32비트	1	0.25μm	15M	256 mm2	32 KB I 128 KB D	없음	없음	160MHz	CCGA	1997
RAD6000		힘	32비트	1	0.5μm	1.1M		8 KB 통합	없음	없음	20 ~ 33 MHz	Rad hard	1997
전원 3		전원 2 PowerPC 1.1	64비트	1	0.35μm	15M	270 mm2	32 KB I 64 KB D	1~16 MB 외부의	없음	200 ~ 222 MHz	1088 핀 CLGA	1998
POWER3-I		전원 2 PowerPC 1.1	64비트	1	0.25μm Cu	23 M	170 mm2	32 KB I 64 KB D	1~16 MB 외부의	없음	333 ~ 450 MHz	1088 핀 CLGA	1999
전원 4		PowerPC 2.00 PowerPC-AS	64비트	2	180 nm	174 M	412 mm2	64 KB I 32 KB D 코어당	1.41 MB 코어당	32 MB 외부의	1 ~ 1.3 GHz	1024 핀 CLGA 세라믹 MCM	2001
POWER4+		PowerPC 2.01 PowerPC-AS	64비트	2	130 nm	184 M	267mm2	64 KB I 32 KB D 코어당	1.41 MB 칩당	32 MB 외부의	1.2~1.9GHz	1024 핀 CLGA 세라믹 MCM	2002
전원 5		PowerPC 2.02 Power ISA 2.03	64비트	2	130 nm	276 M	389mm2	32 KB I 32 KB D 코어당	1.875 MB 칩당	32 MB 외부의	1.5~1.9GHz	세라믹 DCM 세라믹 MCM	2004
POWER5+		PowerPC 2.02 Power ISA 2.03	64비트	2	90 nm	276 M	243mm2	32 KB I 32 KB D 코어당	1.875 MB 칩당	32 MB 외부의	1.5~2.3GHz	세라믹 DCM 세라믹 QCM 세라믹 MCM	2005
전원 6		Power ISA 2.03	64비트	2	65 nm	790M	341mm2	64 KB I 64 KB D 코어당	4 MB 코어당	32 MB 외부의	3.6~5GHz	CLGA OLGA	2007
POWER6+		Power ISA 2.03	64비트	2	65 nm	790M	341mm2	64 KB I 64 KB D 코어당	4 MB 코어당	32 MB 외부의	3.6~5GHz	CLGA OLGA	2009
전원 7		Power ISA 2.06	64비트	8	45 nm	1.2 B	567 mm2	32 KB I 32 KB D 코어당	256 KB 코어당	32 MB 칩당	2.4~4.25GHz	CLGA OLGA 유기 QCM	2010
POWER7+		Power ISA 2.06	64비트	8	32 nm	2.1 B	567 mm2	32 KB I 32 KB D 코어당	256 KB 코어당	80 MB 칩당	2.4~4.4GHz	OLGA 유기 DCM	2012
전원 8		Power ISA 2.07	64비트	6 12	22 nm	?? 4.2 B	362mm2 649 mm2	32 KB I 64 KB D 코어당	512 KB 코어당	48 MB 96 MB 칩당	2.75~4.2GHz	OLGA DCM OLGA SCM	2014
전원 8 NVLink 사용		Power ISA 2.07	64비트	12	22 nm	4.2 B	659 mm2	32 KB I 64 KB D 코어당	512 KB 코어당	48 MB 96 MB 칩당	3.26GHz	OLGA SCM	2016
POWER9 SU		Power ISA 3.0	64비트	12 24	14 nm	8 B		32 KB I 64 KB D 코어당	512 KB 코어당	120 MB 칩당	최대 4 GHz		2017
전원 10		Power ISA 3.1	64비트	15 30	7 nm	18 B	602 mm2	48 KB I 32 KB D 코어당	2 MB 코어당	120 MB 칩당	3.5~4GHz	OLGA SCM OLGA DCM	2021
이름.	이미지	ISA	비트	코어	팹	트랜지스터	다이 사이즈	L1	L2	L3	시계	패키지	소개했다

「 」를 참조해 주세요.

• IBM OpenPower
• OpenPOWER 재단

레퍼런스

외부 링크

• IBM, 전원 시스템에 10억달러의 Linux 투자 발표(LWN.net)