IBM z10
IBM z10 |
| 일반 정보 | |
|---|---|
| 개시. | 2008 |
| 설계자 | IBM |
| 성능 | |
| 최대 CPU 클럭 속도 | 4.4GHz |
| 캐시 | |
| L1 캐시 | 64 KB 명령 128KB 데이터 코어당 |
| L2 캐시 | 3 MB 공유했습니다. |
| L3 캐시 | 24 MB 공유했습니다. |
| 아키텍처 및 분류 | |
| 테크놀로지 노드 | 65 nm |
| 명령 집합 | z/아키텍처 |
| 물리 사양 | |
| 코어 |
|
| 역사 | |
| 전임자 | z9 |
| 후계자 | 할 수 있다 |
z10은 IBM이 System z10 메인프레임 컴퓨터용으로 만든 마이크로프로세서 칩으로,[1] 2008년 2월 26일에 출시되었습니다.그것은 [2]개발 중에 "z6"라고 불렸다.
묘사
프로세서는 CISC z/Architecture를 구현하고 있으며 4개의 코어를 갖추고 있습니다.각 코어에는 64KB L1 명령 캐시, 128KB L1 데이터 캐시 및 3MB L2 캐시(IBM에서는 L1.5 캐시라고 부릅니다)가 있습니다.마지막으로 24MB 공유 L3 캐시(IBM에서는 L2 캐시라고 부릅니다)가 있습니다.
이 칩은 21.7×20.0mm 크기로 IBM의 65nm SOI 제작 프로세스(CMOS 11S)에서 제작된 9억9300만개의 트랜지스터로 구성되어 있으며, 15회의 FO4 사이클로 이전 메인프레임보다 2배 이상 빠른 4.4GHz 이상의 속도를 지원합니다.
각 z10 칩에는 48 GB/s(480억 바이트/초)의 SMP 허브 포트 2개, 13 GB/s 메모리 포트 4개, 17 GB/s I/O 포트 2개 및 8765 접점이 있습니다.
z10 프로세서는 POWER6 프로세서와 공동으로 개발되어 제조 기술, 논리 설계, 실행 장치, 부동소수점 장치, 버스 기술(GX 버스) 및 파이프라인 설계 스타일(즉, 고주파, 저레이텐시, 딥(z10의 14단계)) 등 많은 설계 특성을 공유합니다.
그러나 캐시 계층과 일관성, SMP 토폴로지 및 프로토콜, 칩 구성 등 다른 점에서는 프로세서가 상당히 다릅니다.ISA에 따라 코어가 크게 달라지며, 894개의 고유한 z10 명령이 있으며, 그 중 75%는 전적으로 하드웨어에 구현됩니다.z/Architecture는 1960년대 IBM System/360 아키텍처와 역호환되는 CISC 아키텍처입니다.
이전 z9 EC 프로세서에서 z/아키텍처에 추가된 내용은 다음과 같습니다.
- 코드 효율 향상을 위한 50개 이상의 새로운 명령
- 소프트웨어/하드웨어 캐시 최적화
- 1 MB 페이지 프레임 지원
- 하드웨어에 완전히 구현된 10진 부동 소수점.
L2 및 L3 캐시 및 버퍼의 ECC(Error Correcting Code) 및 기타 광범위한 패리티 체크를 통해 칩 상의 20,000개가 넘는 에러 체커가 강조되고 있습니다.프로세서 상태는 거의 모든 하드웨어 오류에 대해 정확한 코어 재시도를 허용하는 방식으로 버퍼링됩니다.
스토리지 관리
z10 프로세서는 SMP(Symmetric Multiprocessing)를 위한 온다이 기능을 갖추고 있지만 SMP 허브 칩 또는 스토리지 컨트롤(SC)이라는 전용 칩이 있어 24MB 오프다이 L3 캐시를 추가하여 48GB/s의 다른 z10 프로세서 및 허브 칩과 통신할 수 있습니다.허브 칩은 16억개의 트랜지스터로 구성되어 있으며, 20.8×21.4mm의 크기를 가지며, 7984개의 상호 연결이 있습니다.이 설계에서는, 각 프로세서가 2개의 허브 칩에 걸쳐 캐시를 공유할 수 있기 때문에, 합계 48 MB의 공유 L3 캐시를 사용할 수 있습니다.
멀티칩 모듈
System z10 Enterprise Class(EC)에서는 z10 프로세서와 스토리지 컨트롤(SC) 칩이 MCM(멀티 칩 모듈)에 장착되어 있습니다.각 z10 EC 시스템에는 최대 4개의 MCM을 장착할 수 있습니다.1개의 MCM은 5개의 z10 프로세서와 2개의 SC 칩으로 구성되어 있으며, MCM당 총 7개의 칩을 갖추고 있습니다.용장성, 제조상의 문제 및 기타 동작 기능으로 인해 모든 코어를 사용할 수 있는 것은 아닙니다.System z10 EC 모델 E12, E26, E40 및 E56에는 17개의 사용 가능한 코어(각각 1, 2, 3, 4개의 MCM)가 있으며, 모델 E64에는 17개의 코어를 가진 MCM이 1개, 20개의 코어를 가진 MCM이 3개 있습니다.
「 」를 참조해 주세요.
레퍼런스
- ^ IBM System z:IBM System z10 Enterprise Class에서 실행되는 미래
- ^ "IBM z6 - The Next-Generation Mainframe Microprocessor" (PDF). Retrieved 2008-06-21.
